基于fpga高速数字隔离型串行adc应用_第1页
基于fpga高速数字隔离型串行adc应用_第2页
基于fpga高速数字隔离型串行adc应用_第3页
基于fpga高速数字隔离型串行adc应用_第4页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

基于FPGA的高速数字隔离型串行ADC片的高速串行隔离型ADC。该数字隔离型ADC频带宽，延时小，稳定性高并且电路结构简单。利用FPGA如图(1)所示为基于RCFPGA回到FPAG。通过这个高速隔离型ADC，即图(1)中虚线框中的部分，实时采样跟踪电压波形，根据特定的跟踪控制算法产生相应的SPWM10KHz,10％，按照香农定理ADC时，采用串行ADCI／O路结构简单可靠性高。隔离芯片采用ISO721D，其传输带宽可达150MHz。本论文主要研究高速隔离型ADC的实现方案，即图(1)中虚线框内的部分。此部分原理示意图如图(2)所示。图中由FPGAClk1和Sta1。Clk1ClkADCMax107224MHz。Sta1经过隔离芯片输出信号Sta作为ADC的启动控制信号其频率为FPGAB的下降沿启动ADC，t0～t1ADCClk生数字量的下一位，在每个DclkLSBS1S03Clk，再进行下一图(4)为利用FPGAADC的软核原理描述图。FPGA24MHzClk,信号经过隔离芯片即为图(3)中的信号A，此信号直接输出作为Max1072Clk1B。Sta13Clk113Clk1。所以Sta11.5MHz，12.5％。由Sta113存器将串行数据转换成为并行数据锁存在输出端供FPAG如图(5)所示，为FPGAMax1072的时序实验波形图参考基准电压为2.5V。图中信号Sta，Clk，Dclk分别对应图(3)中信号A，B，D。从实验结果可图(6)为隔离前后两路信号的比较情况。波形S为输入模拟信号，频率为DAC(6)中波形P。可见数字隔离型ADC通过实验验证了本文设计的

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论