微机原理与接口技术课件

第一章微型计算机概述1.1微型计算机的基本结构1.2微型计算机系统1.3微型计算机的运算基础1.1微型计算机的基本结构

1.1.1微型计算机的结构特点1.1.2微处理器1.1.3内存储器1.1.4输入输出设备和输入输出接口1.1.5总线返回微型计算机结构框图由运算器、控制器、存储器、输入设备和输出设备五大部分组成返回1.1.1微型计算机的结构特点

1.1.2微处理器微处理器，中央处理单元简称CPU（CentralProcessingUnit）本身具有运算和控制功能

控制器：负责全机的控制工作运算器：执行所有的算术和逻辑运算微处理器是微型计算机的核心，多数CPU是单片的，有时也会见多片型的，即几个片合起来完成一个CPU的功能.CPU的功能：

1.进行算术和逻辑运算

2.能对指令进行译码并执行规定的动作

3.可暂存少量数据

4.提供整个系统所需要的定时和控制

5.能和存储器、外设交换数据

6.可以响应其他部件发来的中断请求CPU在内部结构组成1.算术逻辑部件（ALU）处理各种数据信息，可以进行加、减、乘、除算术和与、或、非、异或等逻辑运算2.累加器和通用寄存器组用来保存参加运算的数据以及运算的中间结果，也用来存放地址3.程序计数器（指令指针）指向下一条要取出的指令4.指令寄存器存放从存储器中取出的指令码5.译码器对指令码进行译码和分析，从而确定指令的操作，并确定操作数的地址，再得到操作数，以完成指定的操作。6.时序和控制部件指令译码器对指令进行译码时，产生相应的控制信号送到时序和控制逻辑电路，组合成外部电路所需要的时序和控制信号。这些信号送到微型计算机的相应部件，以控制这些部件协调工作。

CPU的控制信号1.由CPU内部产生相应的控制信号：送到存储器、输入/输出接口电路和其他部件2.微型计算机系统的其它部件也会在它们需要的时候向CPU发出各种请求信号：如中断请求、总线、请求等。返回1.1.3内存储器内存储器又叫内存或主存计算机的记忆部件存放数据（包括原始数据，中间结果和最终结果）和程序1.内存单元的地址和内容内存中存放的数据和程序，从形式上看都是二进制数：二进制有关的数据单位：位：1位二进制数据，计算机存储信息的基本单位字节:每8位组成一个字节字:16位双字:32位一个存储单元中存放的信息称为该存储单元的内容，每一个字节单元有一个存储器地址，地址用二进制数表示，为无符号整数，书写格式为16进制，如下图所示：1514131211109876543210高位字节低位字节字16位时，低位字节存入低地址，高位字节存入高地址：

两个字节单元构成一个字单元，字单元的地址采用它的低地址表示字节

34H

12H

1EH2FH

0004H0005H1234H1235H

(0004)=1234H

(1234)=2F1EH((0004H))=2F1EH

如用X表示某存储单元的地址，则X单元的内容用（X）表示，假如X单元中存放着Y,则（X）=Y,而Y又是一个地址，则可用（Y）=((X))来表示Y单元的内容。如：存储器地址与内容有关说明1.存储器以字节（8bit）为单位存储信息2.每个字节单元有一个地址，从0编号，顺序加13.地址也用二进制数表示（无符号整数，写成十六进制）4.地址是16位,可表示216=65536=64K个地址，即0000H－FFFFH5.字长16位，一个字要占用相继的两个字节6.低位字节存入低地址，高位字节存入高地址7.机器以偶地址访问（读/写）存储器8.字单元地址用它的低地址来表示2.内存操作CPU对内存的操作有读、写两种：1.读操作是CPU将内存单元的内容取入CPU内部2.写操作是CPU将其内部信息传送到内存单元保存起来3.内存分类按工作方式不同，内存可分为两大类：随机存取存储器RAM(RandomAccessMemory)

只读存储器ROM(ReadOnlyMemory)RAM可以被CPU随机地读和写，所以又称为读写存储器ROM中的信息只能被CPU随机读取，而不能由CPU任意写入返回1.1.4输入输出设备和输入输出接口输入输出设备是指微型计算机上配备的I/O设备，也称为外部设备或外围设备（简称外设），其功能是为微型计算机提供具体的输入/输出手段微型计算机上配置的标准输入设备和标准输出设备一般是指键盘和显示器，二者又合称为控制台

为了解决微型计算机与种类繁多的外设之间的信息交换，各种外设都通过相应的接口(Interface)电路与主机系统相连。返回1.1.5总线总线实际上由一组导线条上关电路组成，是各种公共信号线的集合，用作微机各部分之间传递信息所共同使用的“高速信息公路”。在CPU，存储器，I/O接口之间传输信息的总线称为“系统总线”。系统总线包括：数据总线，地址总线和控制总线。返回1.1.5总线1.数据总线（databus,DB）数据总线用来传输数据信息，是双向总线

2.地址总线（addressbus,AB）地址总线用于传送CPU发出的地址信息，是单向总线3.控制总线（controlbus,CB）控制总线用来传送控制信号、时序信号和状态信息等。其中有的是CPU向内存和外设发出的信息，有的则是内存或外设向CPU发出的信息。可见，CB中每一根线的方向是一定的、单向的，但CB作为一个整体是双向的返回1.2微型计算机系统1.2.1微型计算机系统的组成1.2.2微型计算机的主要性能指标1.2.3典型微型计算机的组成结构返回1.2.1微型计算机系统的组成一台完整的计算机必须由硬件和软件这两大部分组成，其中硬件是基础，软件是灵魂，二者缺一不可。微型计算机硬件系统是机器的实体部分，主要包括主机和外围设备。微型计算机软件系统主要包括系统软件、各种程序设计语言、应用程序和数据库等。返回微型计算机系统的基本组成1.2.2微型计算机的主要性能指标返回1.基本字长位（Bit），是计算机内部数据存储的基本单位，音译为“比特”，习惯上用“b”来表示。字节，是计算机中数据处理的基本单位，习惯上用“B”来表示。一个字节由8个二进制位构成，即1Byte=8bit。此外，字（Word）可以表示2个字节，即16个二进制位；双字（DoubleWord），可以表示4个字节，即32个二进制位。基本字长是指参与运算数的基本位数，它是由加法器、寄存器、数据总线的位数决定的1.2.2微型计算机的主要性能指标返回2.主存容量一个主存储器所能存储的最大信息容量称为主存容量3.运算速度人们用计算机的主频——时钟频率来表示运算速度，以MHz或GHz为单位4.系统配置5.性能价格比1.2.3典型微型计算机的组成结构Pentium系列处理器主处理器总线（3.3V或2.5VI/O,60～66MHz）第二级CacheCache（PBSRAM）标签CntlTagCntlTIO[7:0]82439TX(MTXC)DRAM接口(3.5V或5V)主存储器(DRAM)PCI总线（3.3V或5V,30/33MHz）ISA插槽PCI扩充连接器PCI插槽PCI插槽PCI总线（5V）82380FB(MPCI2)82380AB(MISA)ISA总线（5V）CD-ROM硬盘IDEUDMA/33通用串行总线(USB)ISA/EIO总线(兼容3.3V,5V)USB1USB2GP[I,O](30+)SMB(I2C)音频PC87317VULBIOS串行口红外口并行口鼠标口键盘口软盘口82371AB(PIIX4)硬盘只适应可撤卸的扩充站

并行端口、COM0、视频口、键盘、鼠标、游戏口ISA插槽音频编码视频扩展卡插槽COM1Socket7CPUDIMMSocketsDIMMSockets512KBCacheFLASH视频输入视频存储器扬声器板面状态接口配置跳线接口图形控制器视频抓取处理器PCI插槽TV输出多媒体通道连接器GPIO82430TXMTXC82430TXPIIX4电源连接器软盘连接器PC87307VULIDE连接器IDE连接器电池稳压器

典型微型计算机主板结构图返回

1.3微型计算机的运算基础

1.3.1数和数制1.3.2数的表示1.3.3数的编码预备知识22=424=1628=256210=1024220=10485761K=210=1024（Kilo）1M=1024K=220

（Mega）1G=1024M=230（Giga）常用的名词术语1.位（

bit比特）：1个二进制位位是计算机所能表示的最基本最小的数据单元。2.字和字长字是计算机内部进行数据处理的基本单位，通常它与计算机内部的寄存器、运算装置、总线的宽度相一致。字长：计算机的每一个字所包含的二进制位数称为字长。3.字节（Byte）：8个二进制位，即1Byte=8bit字节的长度是固定的，但不同的计算机字长不同4.字（

Word）：16位，2个字节，即1Word=2Byte=16bit5.双字（DoubleWord)：32位1.3.1数和数制1.数制与进位计数法2.数制转换3.数制运算1.数制与进位计数法数制：进位记数制是一种记数的方法。基数：数码的个数。进制后缀特点基数数码二进制数B逢2进1，借1当220，1八进制数O逢8进1，借1当880，1，2，3，4，5，6，7十进制数D逢10进1，借1当10100，1，2，3，4，5，6，7，8，9十六进制数H逢16进1，借1当16160，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F1.数制与进位计数法1.数制与进位计数法2.数制转换进制转换的一般方法（1）r进制数转换为十进制数例1-3：把110110B，123.4Q和2AB.8H转换为十进制数。2.数制转换（2）十进制数转换位r进制数例1-4：把十进制数123。25D转换位二进制、八进制和十六进制数。解：123.25D=1111011.01B=173.2Q=7B.4H，计算过程如下。2.数制转换2.数制转换(3)二进制数与八进制、十六进制数之间的转换3位二进制数4位二进制数十进制数十六进制数000001010011100101110111000000010010001101000101011001111000100110101011110011011110111101234567891011121314150123456789ABCDEF例1-5：把10110011100.11B转换为八进制数和十六进制数。解：010

110

011

100

110263460101

1001

1100

110059CC所以，10110011100.11B=2634.6Q=59C.CH2.数制转换2.数制转换例1-6：把1FD7.108H转换为二进制数和八进制数。解：1

F

D

7

1

0

8

0001111111010111000100001000001

111

111

010

111

000

100

001

000177270410所以，1FD7.108H=1111111010111.000100001000B=17727.041Q3.数制运算加减乘除0+0=00+1=11+1=100-0=01-0=11-1=00×0=00×1=01×0=01×1=1与十进制除法类似与或非异或0×0=00×1=01×0=01×1=10+0=00+1=11+0=11+1=100=001=110=111=01.3.2数的表示1.机器数2.原码、反码和补码3.补码运算1.机器数计算机中的数是用二进制来表示的，数的符号也是用二进制表示的。在机器中，把一个数连同其符号在内数值化表示的数称为机器数。计算机常用8位、16位、32位等一个或多个字节的字长来表示一个机器数。1.机器数计算机要处理的数有无符号数和有符号数。所谓无符号数，通常表示一个数的绝对值或存储单元的地址。对无符号数而言，数的各个位都用来表示数的大小，所有的位均为数值位。所谓有符号数，即有正负意义的机器数。对有符号数而言，数的最高有效位为符号位，表示数的符号，正数用0表示，负数用1表示，其余位为数值位。假设机器字长n为8位76543210符号位数值位假设机器字长n为16位符号位数值位1514131211109876543210符号位=0表示正数符号位=1表示负数1.机器数2.原码、反码和补码正数的原码就是它本身，负数的原码符号位为1，数值位为其绝对值；正数的反码就是它本身，负数的反码符号位为1，数值位为其绝对值按位求反。例1-7：机器字长n=8时，求+1D和-1D的原码和反码。解：[+1D]原=00000001B=01H，[-1D]原=10000001B=81H，[+1D]反=00000001B=01H，[-1D]反=11111110B=FEH。2.原码、反码和补码补码表示法的规则是：对于二进制数，正数的补码就是它本身，负数的补码，对该负数相对应的正数的补码先按位求反后末位加1。例1-8：机器字长n=8时，求+1D和-1D的补码。解：[+1]补=+1D=00000001B按位求反11111110末位加111111111[11]补=11111111B=0FFH所以：+1D=00000001B=01H，则[+1]补=00000001B=01H，[-1]补=111111111B=0FFH。2.原码、反码和补码例1-9：机器字长n=16时，求+8D和-8D的补码。解：[+8]补=+8D=0000000000001000B按位求反1111111111110111末位加11111111111111000[-8]补=111111111000B=0FFF8H所以，[+8]补=0000000000001000B=0008H，[-8]补=11111111111111111B=0FFF8H。2.原码、反码和补码例1-10：用8位和16位字长的数分别表示+47D和-47D的补码。解：用8位字长表示，+47D=00101111B[+47]补=+47D=00101111B=2FH按位求反11010000末位加111010001[-47]补=11010001B=0D1H用16位字长表示，直接对8位表示的补码进行符号扩展即可，即[+47]补=002FH，[-47]补=0FFD1H2.原码、反码和补码3.补码运算所谓求补运算是指对一个二进制数的补码先按位求反再末位加1的运算，简称“求补”或“变补”。3.补码运算“求补”和“求补码”是两个不同的概念前者是进行“变反加1”的运算过程，即求一个数的相反数的补码；后者就是求一个数的补码，它可以是“求补运算”，也可以是“符号-绝对值”表示。3.补码运算补码的加法和减法运算规则是：[X+Y]补=[X]补+[Y]补[X-Y]补=[X]补+[-Y]补其中[-Y]补可以用对[Y]补进行求补运算得到3.补码运算例1-11：用补码进行下列运算：23+15；(-23)+(-15)；23-15；(-23)-(-15)。解：

[23]补=00010111B=17H；[-23]补=11101001B=0E9H；[15]补=00001111B=0FH；[-15]补=11110001B=0F1H；运算过程如下：3.补码运算3.补码运算1.3.3数的编码1．BCD码（及其（加减）运算）2.ASCII码1．BCD码（及其（加减）运算）8421BCD码（简称BCD码），即将1位十进制数0~9分别用4位二进制编码来表示，而这四位的权从高位到低位一次是8，4，2，1。十进制数8421BCD码十进制数8421BCD码012345670000000100100011010001010110011189101112131415100010010001000000010001000100100001001100010100000101011．BCD码（及其（加减）运算）例1-12：用组合和非组合BCD码分别表示十进制数43和512。解：2.ASCII码

用7位二进制码表示一个字符，共能表示128个不同的字符。第2章微处理器2.18086微处理器的结构2.1.18086的功能结构2.1.28086的寄存器结构2.1.38086的工作模式和引脚特性2.28086的系统组成和总线时序2.2.18086的系统组成2.2.28086的总线时序2.3高档微处理器2.3.180386微处理器2.3.2Pentium微处理器2.3.3Intel新技术第2章微处理器微处理器，中央处理单元（CentralProcessingUnit,CPU)采用大规模（LSI）或超大规模集成电路（VLSI）技术制成的半导体芯片。它将控制单元，寄存器组，算术逻辑单元（ALU）及内部总线集成在芯片上，组成具有运算器和控制器功能的部件。2.18086微处理器的结构8086是Intel系列的第三代16位微处理器HMOS高密度工艺每片集成4万多只晶体管单一+5v电源主频为5MHz/10MHz内部和外部的数据总线宽度是16位，地址总线宽度20位，可导址空间达220，即1MB。2.1.18086的功能结构执行部件EU（ExecutionUnit）由运算器、寄存器组、控制器等组成，负责指令的执行总线接口部件BIU（BusInterfaceUnit）由指令队列、地址加法器、总线控制逻辑等组成，负责与系统总线打交道数据寄存器指针和变址寄存器AHALBHBLCHCLDHDLSPBPSIDIAXBXCXDX暂存寄存器ALU标志寄存器FREU控制器ALU数据总线（16位）指令队列缓冲器123456总线控制逻辑8086总线地址加法器CSDSSSESIP内部暂存器AB(20位)执行部件（EU）总线接口部件（BIU）DB(16位)（8位）队列总线

8086CPU的内部功能结构框图1.执行部件EU

(1)EU的功能：A.从BIU的指令队列缓冲器中取出指令，由EU控制器的指令译码器译码产生相应的操作控制信号给各部件B.对操作数进行算术运算和逻辑运算，并将运算结果的状态特征保存到状态寄存器FR中C.EU不直接与CPU外部系统相连，当需要与主存储器或I/O设备交换数据时，EU向BIU发出命令，并提供给BIU16位有效地址及所需传送的数据(2)执行部件EU的组成A.EU由算术逻辑单元ALUB.通用数据寄存器组C.地址指针和变址寄存器D.标志寄存器E.数据暂存寄存器F.EU控制器组成1.执行部件EU（3）EU的特点：A.通用数据寄存器AX，BX，CX，DX，既可以作16位寄存器使用，也可以分成高、低8位分别作两个8位寄存器使用。地址指针BP，SP和变址寄存器SI，DI都是16位寄存器。B.ALU的核心是16位二进制加法器C.16位状态标志寄存器（7位未用）存放操作后的状态特征和设置的控制标志。如下图所示：D.EU控制器是执行指令的控制电路，实现从队列中取指令、译码、产生控制信号等。D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0CFPFAFZFSFTFIFDFOFPSW

1.执行部件EU2.总线接口部件BIU(1)

BIU的功能:1)BIU从主存取指令送到指令队列缓冲器2)CPU执行指令时，总线接口单元要配合EU从指定的主存单元或外设端口中取数据，将数据传送给EU或把EU的操作结果传送到指定的主存单元或外设端口中3)计算并形成访问存储器的20位物理地址2.总线接口部件BIU(3)BIU的组成:1)4个16位段寄存器2)16位指令指针寄存器3)20位物理地址加法器4)6字节指令队列及总线控制逻辑2.总线接口部件BIU

(3)BIU的特点：1)指令队列是由6个字节的寄存器组成（8088指令队列由4个字节组成），采用“先进先出”原则。2)地址加法器是用来产生20位存储器物理地址的。物理地址的计算公式为：物理地址(20位)=段基址(16位)×16+偏移地址(16位)3)8086分配20条引脚线分时传送20位地址，16位数据和4位状态信息。2.总线接口部件BIU2.1.28086的寄存器结构三组信息寄存器通用数据寄存器组地址指针和变址寄存器段寄存器组一个标志寄存器指令指针寄存器IP1.通用数据寄存器四个16位通用寄存器AX,BX,CX和DX可以拆成两个独立的8位寄存器使用参与算术和逻辑运算，但它们还有各自特殊的用途。寄存器一般用法隐含用法AX16位累加器（Accumulator)字乘时提供一个操作数并存放积的低字;字除时提供被除数的低字并存放商ALAX的低8位字节乘时提供一个操作数并存放积的低字节；字节除时提供被除数的低字节并存放商；BCD码运算指令和XLAT指令中作累加器；字节I/O操作中存放8位输入/输出数据AHAX的高8位字节乘时提供一个操作数并存放积的高字节；字节除时提供被除数的高字节并存放余数；LAHF指令中充当目的操作数BX基址(Base)寄存器,支持多种寻址,常用作地址寄存器XLAT指令中提供被查表格中源操作数的间接地址CX16位计数器（Counter）串操作时用作串长计数器；循环操作中用作循环次数计数器CL8位计数器移位或循环移位时用作移位次数计数器DX16位数据（Data）寄存器在间接寻址的I/O指令中提供端口地址；字乘时存放积的高字，字除时提供被除数高字并存放余数表2-18086中通用寄存器的一般用法和隐含用法2.指针及变址寄存器（4个16位寄存器）EU中有两个地址指针寄存器和两个变址寄存器，它们分别为：SP（StackPointer），堆栈指针寄存器BP（BasePointer），基址指针寄存器SI（SourceIndex），源变址寄存器DI（DestinationIndex），目的变址寄存器它们的应用如图所示：寄存器一般用法隐含用法SP堆栈指针（StackPointer），与SS配合指示堆栈栈顶的位置压栈、出栈操作中指示栈顶BP基址指针（BasePointer），它支持间接寻址、基址寻址、基址加变址等多种寻址手段。在子程序调用时，常用它来取压栈的参数SI源变址（SourceIndex）寄存器。它支持间接寻址、变址寻址、基址加变址寻址等多种寻址串操作时用作源变址寄存器，指示数据段（段默认）或其他段（段超越）中源操作数的偏移地址DI目的变址（DestinationIndex）寄存器。它支持间接寻址、变址寻址、基址加变址寻址等多种寻址串操作时用作目的变址寄存器，指示附加段（段默认）中目的操作数的偏移地址表2-28086中地址寄存器的一般用法和隐含用法8086寄存器的特别说明(1)8086的堆栈及堆栈操作有以下特点：双字节操作。即每次进、出栈的数据均为两字节。且高位字节对应高地址，低位字节对应低地址。无论是源操作数还是目的操作数，也无论是存储器操作数还是寄存器操作数，都必须按这个原则执行。堆栈向低地址方向生成。数据每次进栈时堆栈指针SP向低地址方向移动(减2)；反之，数据出栈时，SP向高地址方向移动(加2)(2)BP、BX都被称为基址指针，但两者用法不同。BP只能寻址堆栈段(段缺省)，不允许段跨越；BX可以寻址数据段(段缺省)，也可以寻址附加段(段跨越)。(3)由于大多数算术和逻辑运算中又可以使用BP、SP和变址寄存器，因而也将这4个寄存器归入通用寄存器组。使用中应该注意这4个寄存器只能用于16位的存取操作3.段寄存器8086CPU中有4个段寄存器，用于存放当前程序所用的各段的起始地址，也称为段的基地址。1.代码段寄存器CS（CodeSegment）其内容左移4位再加上指令指针IP的内容，就形成下一条要执行的指令存放的实际物理地址。2.数据段寄存器DS（DataSegment）DS中的内容左移4位再加上按指令中存储器寻址方式计算出来的偏移地址，即为数据段指定的单元进行读写的地址。3.堆栈段寄存器SS（StackSegment）堆栈是按“后进先出”原则组织的一个特别存储区。操作数的存放地址是由SS的内容左移4位再加上SP的内容而形成的。4.附加段寄存器ES（ExtendedSegment）附加段是在进行字符串操作时作为目的区地址使用的一个附加数据段。在字符串操作指令中SI作为源变址寄存器，DI作为目的变址寄存器，其内容都是偏移地址。

SP，BP，SI，DI与段寄存器联用说明（1）SP,BP与SS联用→确定堆栈段中某一存储器单元的地址，SP用来表示栈顶的偏移地址，BP可作为堆栈区中的一个基地址以便访问堆栈中的其他信息。（2）SI,DI与DS联用→确定数据段中某一存储器单元的地址，SI和DI有自动增量和自动减量的功能。在串处理指令中，SI和DI作为隐含的源变址和目的变址寄存器，SI和DS联用，DI和ES联用，分别达到在数据段和附加段中寻址的目的。（3）DF为1，SI、DI减量，由高地址向低地址处理；DF为0，SI、DI增量，由低地址向高地址处理4.指令指针寄存器和标志寄存器（1）指令指针寄存器IP指令指针寄存器IP是一个16位的表示地址指针的寄存器（2）标志寄存器FR（FlagRegister）标志寄存器也称为程序状态字PSW（ProgramStatusWord）寄存器，它是一个16位的标志寄存器，但仅使用其中的9位。其中CF,OF,AF,ZF,SF,PF为6个状态标志位；DF，IF和TF为3个控制标志位。如下图所示：D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0CFPFAFZFSFTFIFDFOFPSW

图2-28086CPU标志寄存器

状态信息由中央处理机根据计算机的结果自动设置，6位状态位的意义说明如下：OF（OverFlag）溢出标志：溢出为1SF（SignFlag）符号标志：负为1，取最高有效位ZF（ZeroFlag）零标志：是0为1CF(CarryFlag)进位标志：右进位为1AF(AuxiliaryFlag)辅助进位标志：第3位右进位置1(半字节）PF(ParityFlag)奇偶进位标志：结果中1的个数位为偶数置1。4.指令指针寄存器和标志寄存器控制信息由系统程序或用户程序根据需要用指令设置，控制标志（3个）：DF(DirectionFlag)方向标志：DF为1，SI、DI减量，由高地址向低地址处理；DF为0，SI、DI增量，由低地址向高地址处理IF(InteruptFlag)中断标志：IF为1时允许中断TF(TrapFlag)陷阱标志（又叫跟踪标志）：每执行一条指令就引起一个内部中断。用于单步方式操作，TF为1，指令执行完后产生陷阱，由系统控制计算机；TF为0，CPU不产生陷阱，正常工作.4.指令指针寄存器和标志寄存器在本书第三章中介绍的汇编程序调试软件DEBUG中提供了测试标志位的方法，标志位0或1是用两个字母来表示的。标志位OFDFIFSFZFAFPFCF1/0OV/NVDN/UPEI/DING/PLZR/NZAC/NAPE/POCY/NC4.指令指针寄存器和标志寄存器例题例1:MOVAX,1MOVBX,2ADDAX,BX

指令执行后，(AX)=3,OF=0,CF=0,ZF=0,SF=0例2:MOVAX,FFFFHMOVBX,1ADDAX,BX

指令执行后，(AX)=0,OF=0,CF=1,ZF=1,SF=04.指令指针寄存器和标志寄存器2.1.38086的工作模式和引脚特性1.芯片引脚特性的描述2．8086的工作模式3．8086的引脚特性1.芯片引脚特性的描述引脚的功能即引脚信号的定义信号的有效电平指控制引脚使用有效时的逻辑电平。低电平有效的引脚名字上面加有一条横线，引脚名字上无横线者为高电平有效。另有一些引脚高、低电平均有效，分别表示不同的状态或数值。还有些引脚信号为边沿有效。信号流向芯片与其他部件的联系全靠在引脚上传送信息，这些信息可能自芯片向外输出，也可能从外部输入到芯片，还可能是双向的。引脚的复用为了以少量引脚提供更多的功能，会采用引脚复用的做法。三态能力“三态”能力是指有些引脚除了能正常输出或输入高、低电平外，还能输出高阻状态。当它输出高阻状态时，表示芯片实际上已放弃了对该引脚的控制，使之“浮空”。这样，与总线相连接的其它设备就可以获得对总线的控制权，系统转为接受总线的设备控制下工作。2.８０８６的工作模式8086有两种工作模式：最小模式和最大模式。（1）8086系统处于最小模式，就是系统中的CPU只有8086单独一个处理器。在这种系统中，所有总线控制信息都直接由8086产生，系统中总线控制逻辑电路被减到最少，这些特征就是最小模式名称的由来。最小模式适合于较小规模的系统。（2）在最大模式系统中有多个微处理器，其中必有一个主处理器8086，其他处理器称为协处理器或辅助处理器，承担某一方面的专门工作。3.8086的引脚特性VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS1)INTA(QS0)TESTREADYRESETGNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND123456789101112131415161718192040393837363534333231302928272625242322218086有40个引脚，其中第33（最小/最大模式）脚很关键，它是一条输入线，可以加高电平，也可以加低电平，由该线所加电平的高或低电平决定24-31引脚的功能（24-31引脚的功能取决于8086工作在最小模式还是最大模式）其他引脚不受第33引脚的影响，我们把这部分引脚称为一般引脚。最小模式引脚的功能定义直接点击相关引脚进入说明3.8086的引脚特性（1）最小模式1~40引脚的功能定义：①MN/（最小/最大模式）：输入，高、低电平均有效。MN/=1，8086系统设置为最小模式，MN/=0，8086设置为最大模式。在最小模式系统中，全部控制信号由8086提供。②VCC、GND（电源、地）：输入。8086VCC接入的电压为+5V±10%，GND有两条（1，20脚）。3.8086的引脚特性③CLK（系统时钟）：输入。8086CLK与时钟发生器8284A的时钟输出端CLK相连接。该时钟信号的占空比为33%（即低、高之比为2﹕1）。8086要求的时钟频率为5MHZ，8086-1要求的时钟频率为10MHZ，8086-2要求的时钟频率为7MHZ。系统时钟为CPU和总线控制逻辑电路提供了时序基准。④AD15~AD0（地址/数据）：复用线，双向，三态。在总线周期的T1状态，输出要访问的存储器或I/O端口的地址；T2~T4状态，作为数据传输线。在CPU进行响应中断、DMA方式时，这些线处于浮空状态（高阻态）。3.8086的引脚特性⑤A19~A16/S6~S3（地址/状态）：复用线，输出，三态。A19~A16是地址的高4位，在T1时输出地址，S6~S3是CPU的状态信号，在T2~T4时输出CPU状态。当访问存储器时，T1输出的A19~A16与AD15~AD0组成20位地址信号，而访问I/O端口时，A19~A16=0000，AD15~AD0为16位地址信号。在T2~T4时，状态信号的S6=0，表示当前8086与总线相连，S5标志中断允许IF的状态，S4和S3组合指示当前使用的段寄存器（00，01，10，11分别指ES，SS，CS，DS）。在进行DMA方式时，这些线浮空。⑥/S7（数据线高8位开放/状态）：复用线，输出，三态。在T1状态，输出信号，表示高8位数据线D15~D8上的数据有效；在T2~T4状态，输出S7状态信号（在8086中，S7作为备用状态信号，未用）。和A0组合起来表示当前数据在总线上的格式，如表2-4所示。3.8086的引脚特性3.8086的引脚特性如果想从奇地址读/写一个字的话，分两个总线周期实现：A0操作所用数据引脚00从偶地址读/写一个字AD15～AD010从偶地址读/写一个字节AD7～AD001从奇地址读/写一个字节AD15～AD811无效01首先读/写奇字节AD15～AD8AD15～AD810然后读/写偶字节AD7～AD0AD7～AD03.8086的引脚特性⑦ALE（地址锁存）：输出，高电平有效。ALE是8086在每个总线周期的T1状态时发出的，其下降沿将8086CPU输出的AD15~AD0、A19~A16地址信息和锁存在CPU外部的地址锁存器中。注意ALE端不能被浮空。⑧（读）,（写）：输出，低电平有效，三态。=0，表示8086为存储器或I/O端口读操作

=0，表示8086为存储器或I/O端口写操作。它们在“同时”是互斥信号，在DMA时浮空。3.8086的引脚特性3.8086的引脚特性RD=0，表示8086为存储器或I/O端口读操作。当DMA时，此线浮空。WR=0，表示8086为存储器或I/O端口写操作。当DMA时，此线浮空。具体到底是读取存储器某地址单元的内容还是某输入设备输入端口的内容，这取决于M/IO信号。在最小模式中，信号M/IO、WR、RD组合起来决定了系统中数据传送方式3.8086的引脚特性⑿READY（准备好）：输入，高电平有效。READY表示数据传送结束与否，接时钟发生器8284A的READY端，得到一个经同步了的“准备好”信号。“准备好”的意思就是：总线读周期时，存储器或I/O设备已把数据送上数据总线；总线写周期时，数据总线上的数据已经写入存储器或I/O设备。当READY=0，CPU在T3之后，自动插入一个或几个等待状态Tw。一旦READY=1，便是通知CPU数据传输完毕，而进入T4。3.8086的引脚特性引脚图3.8086的引脚特性⒄HOLD（总线请求，输入），HLDA（总线允许，输出）：高电平有效。在最小模式下，所有总线控制信息都直接由8086产生，系统中的其他总线主控部件要占用总线时，就需要这一对信号。HOLD和HLDA是一对配合使用的总线联络信号。当系统中的其他总线主控部件要占用总线时，向CPU发HOLD=1总线请求。如果此时CPU允许让出总线，就在当前总线周期完成时，发HLDA=1应答信号，且同时使具有三态功能的地址/数据总线和控制总线处于浮空，表示让出总线。总线请求部件收到HLDA=1后，获得总线控制权，在这期间，HOLD和HLDA都保持高电平。当请求部件完成对总线的占用后，HOLD=0总线请求撤消，CPU收到后，也将HLDA=0。这时，CPU又恢复了对地址/数据总线和控制总线的占有权。（2）最大模式24~31引脚的功能定义。在最大模式下，许多总线控制信号不是由8086直接产生的，而是通过总线控制器8288产生。因此，8086在最小模式下提供的总线控制信号的引脚（24~31脚）就得重新定义，改为支持最大模式之用。8086既然是最大模式，33脚MN/=0是前提条件。3.8086的引脚特性3.8086的引脚特性3.8086的引脚特性②QS1，QS0（指令队列状态）：输出。QS1，QS0组合起来提供前一个时钟周期指令队列的状态，以便让外部对8086BIU中指令队列的动作跟踪。QS0，QS1，组合与队列状态的对应关系见表2-6。3.8086的引脚特性3.8086的引脚特性2.28086的系统组成和总线时序2.2.18086的系统组成2.2.28086的总线时序

2.2.18086的系统组成1．系统组成的特点2．最小模式系统组成3．最大模式系统组成4．存储器组织与分段5．I/O组织_____1．系统组成的特点1)MN/MX端接VCC或GND，决定工作在最小模式或最大模式2)8084A为时钟发生器，外接15MHz振荡源，经8284A三分频后，得5MHz主频送到8086系统时钟端CLK。除此之外，8284A还将外部的复位信号RESET和就绪信号READY实现同步后发给8086相应引脚3)用3片8282作地址锁存器，在T1时锁存地址/数据复用线上的地址A19-A0和BHE信号4)当系统所连的存储器和外设较多时，需要增加数据总线的驱动能力5)系统组成还必须有其他的一些，如半导体存储器RAM和ROM，外部设备的I/O接口，中断控制管理部件等组件_____BHECLKREADYRESET等待状态发生A19~A16AD15~AD0地址/数据8286收发器TOE8282锁存器STBD15~D08284ARES8288总线控制器CLKMN/MX80861S0S1S2S0S1S2RDYOEDENDT/RALE2.最小模式系统组成A19~A0MRDCMWTCAMWCIORCIOWCAIOWCINTABHECLKREADYRESET等待状态发生A19~A16AD15~AD0地址/数据8286收发器TOE8282锁存器STBD15~D08284ARES8288总线控制器CLKMN/MX80861S0S1S2S0S1S2RDYOEDENDT/RALE3.最大模式系统组成总线控制器８２８８最大模式与最小模式在总线部件配置上最主要的差别就是总线控制器8288。系统因包含多个处理器，需要解决主处理器和协处理器之间的协调工作以及对总线的共享控制等问题。为此，最大模式系统中要采用8288总线控制器。系统的许多控制信号不再由8086直接发出，而是由总线控制器8288对8086发出的控制信号进行变换和组合，以得到系统各种总线控制信号。8086最大模式系统的其他组件，例如，协处理器8087或8089，总线仲裁器8289，中断控制器8259，存储器，I/O接口等根据实际系统的需要选配，目的是支持多总线结构，形成一个多处理器系统。地址总线BHE控制总线

S0S1S28086CPUCLK8259A&STB8282锁存器（3片）8286总线收发器（2片）OETDENALECLKS0S1S2AENIOBCENINTAMRDMWT8288总线控制器IORCIOWCMCE/PDEN8259A中断控制器INTAWRDT/RSP/ENRD图2-6总线控制器8288与系统的连接8288的两种工作方式8288提供了两种工作方式，由IOB——I/O总线工作方式信号决定。当IOB接地，8288适用于单处理器系统，称作系统总线方式，此时，还要求AEN接地，CEN接＋5V。图2-6给出的就是这种方式的系统的连接。当IOB接＋5V，且CEN接＋5V，8288则适合工作于多处理器系统，称作局部总线方式。4.存储器组织与分段所谓存储器分段技术就是把1MB空间分成若干逻辑段，每个逻辑段的容量≤64KB。段内地址是连续的，段与段之间是互相独立的。逻辑段可以在整个存储空间浮动，即段的排列可以连续、分开、部分重叠或完全重叠，非常灵活。这里所谓的重叠是指存储单元可以分属于不同的逻辑段。存储器的逻辑分段断开排列A段B段C段D段E段40000H50000H60000H70000H连续排列部分重叠完全重叠

∑偏移地址段基址地址加法器物理地址段寄存器15150190图2-8存储器物理地址的形成存储器物理地址的形成5.I/O组织8086系统和外部设备之间是通过I/O接口进行相互传输信息的。每个I/O接口都有一个或几个I/O端口，一个端口往往对应于接口上一个寄存器或一组寄存器。微机要为每个I/O端口分配一个地址，称端口地址。端口地址和存储单元地址一样，应具有惟一的地址编码。微机I/O端口有两种编址方式（1）统一编址（2）独立编址编址方式统一编址这种编址方式是将I/O端口和存储单元统一编址，即把I/O端口置于存储器空间，也看作是存储单元。因此，存储器的各种寻址方式均可用来寻址I/O端口。在这种方式下I/O端口操作功能强，使用起来也很灵活，I/O接口与CPU的连接和存储器与CPU的连接相似。但是I/O端口占用了一定的存储空间，而且执行I/O操作时，因地址位数长，速度较慢。独立编址这种编址方法是将I/O端口进行独立编址，I/O端口空间与存储器空间相互独立。这就需要设置专门的输入、输出指令对I/O端口进行操作。8086系统采用的就是这种独立的I/O编址方式。端口地址说明8086使用A15～A0这16根地址线作为I/O端口地址线，可访问端口最多可达64K个8位端口或32K个16位端口。和存储器的字单元一样，对于奇地址的16位端口的访问，要进行两次操作才能完成。16位的I/O端口地址无需经过地址加法器产生，因而不使用段寄存器。从AB总线上发出的端口地址仍为20位，只不过最高四位A19～A16为0。2.2.28086的总线时序微型计算机系统内的所有操作都要按统一的时钟节拍进行。每项总线操作也都需要一定的时间，称之为总线周期。不同的总线操作需要不同的总线信号，而“总线时序”则是对这些信号的变化时间顺序的描述。1．最小模式下的读/写总线周期2．最大模式下的读/写总线周期总线周期8086CPU为了要与存储器及I/O端口交换数据，需要执行一个总线周期，即完成一次总线操作。依照数据传输的方向，总线操作分为总线读操作和总线写操作。总线读操作指CPU从存储器或I/O端口读取数据总线写操作指CPU将数据写入存储器或I/O端口一个基本的读/写周期包括4个T状态，即T1、T2、T3、T4。在存储器和外设速度较慢时，要在T3之后插入一个或几个等待周期Tw，以使其在数据传送时能与CPU同步。1.最小模式下的读／写总线周期8086CPU为了要与存储器I／O端口交换数据，需要执行一个总线周期，即完成一次总线操作。依照数据传输的方向，总线操作分为总线读操作和总线写操作。(1)最小模式下的总线读操作(2)最小模式下的总线写周期操作(3)总线空闲状态当CPU不执行总线周期时，总线接口部件不与总线打交道，进入总线空闲周期。此时，CPU内部指令队列已满，且EU单元正在进行有效的内部操作。所以说，总线空操作是总线接口部件对执行部件的等待状态。总线空闲周期由一系列T1构成，基本维持前一总线周期时的状态。如果前一个总线周期为写周期，AD15～AD0的数据仍被继续驱动；如果前一个总线周期为读周期，则AD15～AD0在空闲周期处于高阻状态。2.(1)最大模式下的读总线周期2.(2)最大模式下的写总线周期2.3高档微处理器自1971年推出一般型微处理器4004以来，Intel所设计生产的微处理器一直占有相当大的市场。从8086／8088,80286,80386,80486到Pentium,PentiumPro,PentiumII,PentiumIII以及Pentium4每一次都将微型计算机带向全新的领域。2.3.180386微处理器2.3.2Pentium微处理器2.3.3Intel新技术2.3.180386微处理器1．80386的主要特点2．80386的内部结构3．80386的三种工作方式1．80386的主要特点采用全32位结构，其内部寄存器、ALU和操作是32位，数据线和地址线均为32位提供32位外部总线接口，最大数据传输率为32MB/s，具有自动切换数据总线宽度的功能具有片内集成的存储器管理部件MMU，可支持虚拟存储和特权保护，虚拟存储器空间可达64太字节（TB）具有实地址方式、保护方式和虚拟8086方式3种工作方式采用了比8086更先进的流水线结构，使其能高效、并行地完成取指、译码、执行和存储管理功能(指令队列16字节长）2.80386的内部结构（1）总线接口部件（BIU）（2）指令预取部件（IPU）（3）指令译码部件（IDU）（4）指令执行部件（EU）（5）分段部件（SU）（6）分页部件（PU）

（1）总线接口部件（BIU）微处理器与系统的接口，其功能是：在取指令、取数据、分段部件请求和分页部件请求时，有效地满足微处理器对外部总线的传输要求。BIU能接收多个内部总线请求，并且能按优先权加以选择，最大限度地利用所提供的总线宽度，为这些请求服务。（2）指令预取部件（IPU）职责是从存储器预先取出指令有一个能容纳16条指令的队列（3）指令译码部件（IDU）职责是从预取部件的指令队列中取出指令字节，对它们进行译码后存入自身的已译码指令队列中，并且作好供执行部件处理的准备工作。如果在预译码时发现是转移指令，可提前通知总线接口部件BIU去取目标地址中的指令，取代原预取队列中的顺序指令。（4）指令执行部件（EU）由控制部件、数据处理部件和保护测试部件组成。控制部件中包含着控制ROM、译码电路等微程序驱动机构。数据处理部件中有8个32位通用寄存器、算术逻辑运算器ALU、一个64位桶形移位器、一个乘除法器和专用的控制逻辑，它负责执行控制部件所选择的数据操作。保护测试部件用于微程序控制下，执行所有静态的与段有关的违章检验。执行部件EU中还设有一条附加的32位的内部总线及专门的总线控制逻辑，以确保指令的正确完成。（5）分段部件（SU）作用是应执行部件的请求，把逻辑地址转换成线性地址。在完成地址转换的同时还执行总线周期的分段合法性检验。该部件可以实现任务之间的隔离，也可以实现指令和数据区的再定位。（6）分页部件（PU）作用是把由分段部件产生的线性地址转换成物理地址，并且要检验访问是否与页属性相符合。为了加快线性地址到物理地址的转换速度，80386内设有一个页描述符高速缓冲存储器（TLB），其中可以存储32项页描述符，使得在地址转换期间，大多数情况下不需要到内存中查页目录表和页表。试验证明TLB的命中率可达98％。对于在TLB内没有命中的地址转换，80386设有硬件查表功能，从而缓解了因查表引起的速度下降问题。分段部件SU和分页部件PU统称为存储器管理部件MMU（MemoryManagementUnit）系统总线分段部件SU分页部件PU执行部件EU预取部件IPU译码部件IDU总线部件BIU线性地址译码指令数据（操作和结果）有效地址物理地址32位指令字节指令六大功能部件之间的关系有效地址总线有效地址总线移位地址加法器乘/除寄存器栈状态标志ALU控制保护检测部件控制控制ROM译码和定序位移总线指令和译码两个译码指令队列指令预译码内部控制总线分段部件输入加法器描述符寄存器界限和属性PLA分页部件加法器页面超高速缓存器控制和特性PLA预取器界限检测器指令预取16字节指令队列指令流线性地址总线请求特权地址驱动器流水线I/O总线宽度控制多路收发器取代码取页数物理地址总线控制总线控制HOLD,INTR,NMI,ERRORBUSY,HLDA,RESETBE0～BE3A2～A3M/IO,D/C,W/R,LOCK,ADS,NA,BSIG,READYD0～D33232323234ALU总线3232六大功能部件的结构与连接图3.80386的工作方式80386有三种工作方式：（1）实地址方式（2）保护虚拟地址方式（3）虚拟8086方式（1）实地址方式系统启动后，80386自动进入实地址方式。寻址方式、存储器管理、中断处理与8086一样。操作数默认长度为16位，但允许访问32位寄存器（在指令前加前缀）。不用虚拟地址，最大地址范围仍限于1MB，只采用分段方式，每段最大64KB。存储器中保留两个固定的区域，一个是初始化程序区FFFFFH-FFFF0H，另一个为中断向量表003FFH-00000H。80386的4特权级，在实地址方式下，程序在最高级0级上执行，80386指令集除了少数指令外，绝大多数指令在实地址方式下都有效。（2）保护虚拟地址方式所谓保护是在执行多任务操作时，对不同任务使用的虚拟存储器空间进行完全的隔离，保护每个任务顺利执行。保护方式是80386最常用的方式，系统启动后先进入实地址方式，完成系统初始化后立即转到保护方式。这种方式提供了多任务环境下的各种复杂功能以及对复杂存储器组织的管理机制。只有在保护方式下，80386才能发挥其强大的功能。（2）保护虚拟地址方式保护虚拟地址方式特点1）存储器采用虚拟地址空间、线性地址空间和物理地址空间三种方式来描述。在保护方式下，80386寻址机构不同于8086，与80286类似，是通过描述符的数据结构来实现对内存访问的。2）强大的寻址空间。在保护方式下，80386可以寻址的空间大致64TB（246）。这个空间就是所谓的虚拟地址空间。3）使用80386的4级保护功能，可实现程序与程序、用户与用户、用户与操作系统之间的隔离和保护，为多任务操作系统提供优化支持。4）在保护方式下，80386既可以进行16位运算，又可进行32位运算。无论是16位，还是32位的运算，只要在保护方式下，它就能启动其分页单元，以支持虚拟内存。（3）虚拟8086方式所谓虚拟8086模式是指一个多任务的环境（Multitasking），即模拟多个8086的工作方式。在这个模式之下，80386被模拟成多个8086微处理器并行工作。虚拟8086模式允许80386将内存划分成若干部分，每个部分由操作系统分配给不同的应用程序，而应用程序、数据以及内存管理程序等部分则存放在所分配的内存中。因此操作系统可根据时间上的平均分配或优先权，分给每个应用程序的执行时间。（3）虚拟8086方式虚拟8086方式主要特点：1）可执行原来采用8086书写的应用程序。2）段寄存器的用法与实地址方式一样，即段寄存器内容乘以16后加上偏移量即可得到20位的线性地址。3）可以使用分页方式，将1MB分为256个页面。分页内存是将内存以4KB为单位进行划分，每一个4KB称为一“页”，因此可以比段寻址方式划分要细，从而可处理较小的应用程序与数据段。4）在虚拟8086方式中，应用程序在最低特权3级上运行，因此80386指令系统中的特权指令不能使用。实地址方式与虚拟8086方式的主要区别实地址方式的内存管理只采用分段管理方式，不采用分页管理，而虚拟8086方式既分段又分页。存储空间不同。实地址下的最大寻址空间为1MB，而虚拟8086方式下每个任务可以在整个内存空间寻址，即1MB的寻址空间可以在整个存储器范围内浮动，因此V86方式实际寻址空间为4GB。实地址方式下微处理器所有的保护机制都不起作用，因此不支持多任务，而虚拟8086方式即可以运行8086程序，又支持多任务操作，这就解决了80286保护方式既要维持保护机制，又要运行8086程序的矛盾。虚拟8086方式可以是80386保护方式中多任务操作的一个任务，而实地址方式总是针对整个80386系统。2.3.2Pentium微处理器1．Pentium的主要特点2．Pentium的内部结构3．Pentium的发展1．Pentium的主要特点超标量(Superscalar)流水线浮点运算部件分支预测双Cache指令固化增加总线宽度其它特点2．Pentium的内部结构3.Pentium的发展2.3.3Intel新技术1．超线程技术2.Intel64位技术3.Intel多核技术1．超线程技术所谓的超线程技术，就是在一个IA-32CPU内，两个或多个逻辑处理器通过共享物理处理器上的几乎所有执行资源并各自维持一套完整的结构状态，从而在一个物理处理器模拟出两个或更多的逻辑处理器。这样，CPU就可以并行的执行两个分离的代码流，也就提高了执行多线程操作系统和应用程序，以及多任务环境下执行单线程程序的性能。与超线程技术所带来的性能提升相比，它几乎不用增加额外的成本，只需小规模的改变处理器的设计。2.Intel64位技术（1）兼容模式允许大多数32位软件无须修改就能运行在64位操作系统中，然而运行在虚拟8086模式下或使用硬件任务管理中的传统应用程序将无法工作。兼容模式像传统的保护模式，应用程序只能存取线性地址空间中的第一个4GB。兼容模式必须使用16位和32位的地址和操作数。（2）64位模式能让64位操作系统运行可存取64位地址空间的应用软件。

①可以访问64位线性地址空间。②可以访问8个新的通用寄存器(R8–R15)。③可以访问为了流SIMD扩展而增加的寄存器(XMM8–XMM15)。④可以访问新增加到64位的通用寄存器(RAX,RBX,RCX,RDX,RSI,RDI,RBP,RSP)和一个64位的指令指针（RIP）。⑤有统一的寄存器字节寻址。⑥有快速中断优先级机制。⑦有一种新的指令指针相对寻址方式。3.Intel多核技术第3章寻址方式与指令系统3.1指令格式与寻址方式3.28086指令系统3.380x86与Pentium扩充和增加的指令3.1 指令格式与寻址方式3.1.1指令格式3.1.2寻址方式用来指挥和控制计算机完成指定操作的命令称为指令。不同的微处理器具有各自不同的