数字逻辑与数字系统智慧树知到课后章节答案2023年下武汉科技大学

数字逻辑与数字系统智慧树知到课后章节答案2023年下武汉科技大学武汉科技大学

第一章测试

十进制数(-123)的八位制补码是（）。

答案:

10000101

格雷码又叫循环码，具有多种编码形式，格雷码的性质有（）

答案:

相邻性;反射性;对称性

数字系统是指能对数字信号进行输入、存储、加工和传输的实体，它由实现各种功能的数字逻辑电路相互连接而成。（）

答案:

对

数字电路只有“与”、“或”、“非”三种基本电路，电路结构简单，容易实现。（）

答案:

对

以下对余3码描述正确的有（）。

答案:

余3码是一种对9的自补码;0011是0的余3码;余3码是一种无权BCD码。

第二章测试

任何一个逻辑函数的（）表达形式一定是唯一的。

答案:

或

对于某个逻辑函数，下面列出的各种表达式中，（）是唯一的。

答案:

最简与或式

卡诺图上变量的取值顺序是采用（）的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

答案:

循环码

一个具有n个变量的逻辑函数，有（）个最小项。

答案:

2n

下面给出的表达式中，（）不是恒等式。

答案:

AB+`A`B=1

下面给出的表达式中，（）不是恒等式。

答案:

AB+`A`B=1

在下列逻辑函数表达式中，（）是最小项表达式。。

答案:

Y(A,B)=A`B+`AB

逻辑函数的标准表达式是指（）。

答案:

最小项表达式和最大项表达式

卡诺图上变量的取值顺序是采用循环码的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。（）

答案:

对

同一个十进制数字的余3码比它的8421码多0011。（）

答案:

对

第三章测试

对于与门和与非门多余的输入端，使用时不允许的连接方式是（）。

答案:

接地

为实现“线与”逻辑功能，应选用（）。

答案:

集电极开路（OC）门

三态门的输出状态有3种——高电平、低电平和高阻态。（）

答案:

对

当控制端无效时，三态门的输出（）。

答案:

高阻状态

将若干个集电极开路的与非门的输出端并接在一起，可实现（）功能。

答案:

与

第四章测试

逻辑函数，当A、C的取值为（）的时候存在竞争-冒险现象。

答案:

00

下面列出的选项中，（）不是消除竞争-冒险的方法。

答案:

进行时序仿真

下面列出的选项中，（）不能作为端口数据流向定义的关键字。

答案:

double

在VerilogHDL程序中，信号的高阻状态用（）表示。

答案:

‘Z’

组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（）

答案:

错

组合逻辑电路一定不包含记忆元件，在结构上也不存在从输出到输入的反馈通路。（）

答案:

对

在VerilogHDL程序中，标识符是不区分大小写的。（）

答案:

错

组合逻辑电路任意时刻的输出仅与当前的输入有关，而与电路前一时刻的输出状态无关。（）

答案:

对

VerilogHDL程序中，如果有定义为reg类型的变量，则一定会综合出时序逻辑电路。（）

答案:

错

在VerilogHDL程序中，使用元件例化语句对模块进行描述时，如果采用端口名关联法，端口的书写顺序不能随意更改。（）

答案:

错

第五章测试

1、在使用七段字形译码器7448的过程中，灭零输入端与灭零输出端配合使用，可以实现多位数码管的灭零功能。（

）

答案:

对

4位数值比较器CD4585的3个级联输入端（a>b）、（a=b）、（a<b）的4种输入组合中，（

）是非法的。

答案:

111

（

）的功能是用来将一路数据分时传输到多路通道中去。

答案:

数据分配器

下图1中由74HC283四位加法器实现的电路中，输入DCBA为5421码，输出ZYXW为（

）。

答案:

2421码

设D0、D1、D2、D3是四选一数据选择器的4个数据输入端，那么，当通道选择输入端BA=01时，输出端F=(

)。

答案:

D1

共阴极七段数码管如图1所示，若要显示数字“5”，则译码器输出a~g应为：（

）。

答案:

1011011

优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）

答案:

错

一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。

答案:

4

采用奇校验，若传输的7位有效数据为“0110100”，则附加的监督码应该是1。（）

答案:

错

用74HC85实现两个4位二进制数比较时，其级联输入A=B必须接低电平。（）

答案:

错

第六章测试

从电路结构上来看，时序逻辑电路中一定含有（）。

答案:

触发器

如果构成时序逻辑电路的所有触发器都受同一个时钟的控制，则该电路是（）时序逻辑电路。

答案:

同步

触发器处于正常的稳定状态时，Q和的状态应该（）。

答案:

相反

下面列出的不同电路结构的触发器中，（）触发器抗干扰能力最强。

答案:

边沿

采用VerilogHDL描述一个由时钟信号CLK上升沿触发的触发器时，过程语句应该是：always@（）。

答案:

posedgeCLK

对于JK触发器，当时钟有效时，J、K的取值为（）时触发器的状态会发生翻转。

答案:

1，1

各种逻辑功能的触发器中，只有（）触发器有约束条件。

答案:

RS

如果一个时序逻辑电路有24个有效状态，则设计电路时最少需要（）个触发器。

答案:

5

时钟有效情况下，如果T触发器的输入端等于0，则触发器的状态会发生翻转。（）

答案:

错

写时序逻辑电路的输出方程时，触发器的次态一定不会出现在方程中。（）

答案:

对

第七章测试

74LS373有3种工作方式，分别是透明方式，锁存方式和高阻方式。（）。

答案:

对

下列哪个芯片是异步计数器?（）

答案:

74LS290

常见的反馈预置数法包括（）。

答案:

预置为0方式;预置为最小数方式;预置为最大数方式;预置为中间数方式

采用74LS163设计100进制计数器，至少需要（）片级联。

答案:

2

采用n个D触发器设计扭环形计数器时，可以实现（）进制环形计数器。

答案:

n

顺序脉冲发生器能够按照一定的时间次序发出控制脉冲，也称为节拍脉冲发生器。（）

答案:

对

如下图所示，采用74LS161芯片，电路实现的是（

）进制计数器。

答案: