嵌入式系统原理及接口技术复习提纲

1嵌入式系统的定义以应用为中心、以计算机技术为基础，软件硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统嵌入式系统发展无操作系统阶段简单操作系统阶段实时多任务操作系统RTOS面向Internet阶段2嵌入式系统的组成嵌入式处理器、嵌入式操作系统、应用软件和外围设备接口的嵌入式计算机系统和执行装置（被控对象）组成。嵌入式计算机系统是整个嵌入式系统的核心，可以分为硬件层、中间层、系统软件层和应用软件层。执行装置接受嵌入式计算机系统发出的控制命令，执行所规定的操作或任务。3嵌入式微处理器是嵌入式系统硬件层的核心嵌入式微处理器的体系结构：冯·诺依曼体系结构哈佛体系结构指令系统可以选用：精简指令系统（RISC）复杂指令集系统（CISC）4嵌入式系统的存储器包含Cache、主存储器和辅助存储器通用设备接口和I/O接口嵌入式系统通常具有与外界交互所需要的通用设备接口：如GPIO、A/D、D/A、、串行接口、Ethernet、USB、音频接口、VGA接口、I2C、SPI、IrDA5中间层中间层也称为硬件抽象层（HardwareAbstractLayer，HAL）或板级支持包（BoardSupportPackage，BSP），系统初始化过程片级初始化、板级初始化和系统级初始化6系统软件层系统软件层通常包含有实时多任务操作系统（Real-timeOperationSystem，RTOS）、文件系统、图形用户接口（GraphicUserInterface，GUI）、网络系统通用组件模块RTOS是嵌入式应用软件的基础和开发平台。7嵌入式操作系统（EmbeddedOperatingSystem，EOS）负责嵌入式系统的软件、硬件的资源分配、任务调度，控制协调等，除具备了一般操作系统最基本的任务调度、同步机制、中断处理、文件处理等功能外，还具有如下特点：强实时性；支持开放性和可伸缩性的体系结构，具有可裁减性；文件系统图形用户接口（GUI）8RTOS定义：指能够在指定或者确定的时间内完成系统功能和对外部或内部、同步或异步时间做出响应的系统，系统能够处理和存储控制系统所需要的大量数据。RTOS特点：约束性、可预测性、可靠性、交互性RTOS调度：抢占式调度和非抢占式调度、静态表驱动策略和优先级驱动策略9微处理器存储器通用设备接口I/O口2.嵌入式系统的组成嵌入式计算机系统执行装置硬件层中间层系统软件层应用软件层BSP:片级初始化、板级初始化、系统级初始化设备驱动程序RTOS文件系统图形用户接口网络系统通用组件1.嵌入式系统的定义、发展历史、发展趋势、IP核。103.RTOS定义特点调度技术分类约束性可预测性可靠性交互性抢占式调度和非抢占式调度静态表驱动策略和优先级驱动策略强实时弱实时11典型的ARM体系结构ARM处理器核特点ARM体系结构版本ARM处理器核型号ARM处理器型号12ARM微处理器的寄存器结构ARM处理器共有37个寄存器，被分为若干个组（BANK），这些寄器包括：31个通用寄存器6个状态寄存器，用以标识CPU的工作状态及程序的运行状态ARM处理器的寄存器组织1314程序状态寄存器CPSR、SPSR15处理器运行模式ARM处理器支持7种工作模式用户模式特点：不能访问某些受操作系统保护的资源，也不能改变工作模式。6种特权模式分类：系统模式，5种异常模式特点：能访问全部资源，能改变工作模式16ARM处理器工作状态ARM状态Thumb状态17ARM微处理器的异常处理在一个正常的程序流程执行过程中，由内部或外部源产生的一个事件使正常的程序产生暂时的停止时，称之为异常。7种类型的异常异常的响应过程PC

LRCPSR

SPSR设置CPSR的运行模式位跳转到相应的异常处理程序18异常类型异常进入模式地址（异常向量）优先级复位复位管理模式0x0000,00001（最高）未定义指令未定义指令未定义模式0x0000,00046（最低）软件中断SWI软件中断管理模式0x0000,00086（最低）指令预取中止中止（预取指令）中止模式0x0000,000C5数据中止中止（数据）中止模式0x0000,00102IRQ（外部中断请求）IRQIRQ0x0000,00184FIQ（快速中断请求）FIQFIQ0x0000,001C319异常返回：LR

PCSPSR

CPSR若在进入异常处理时设置了中断禁止位，要在此清除。复位异常处理程序不需要返回20ARM的存储器结构1．地址空间:0～232－12．存储器格式小端存储、大端存储字对齐、半字对齐3．ARM存储器结构指令Cache和数据CacheMMURAM和ROM4．存储器映射I/O21ARM微处理器指令系统ARM指令集的基本特点ARM指令格式ARM指令集分类ARM指示符的功能和用法22堆栈操作STM=将寄存器内容存入内存单元（堆栈操作：入栈）LDM=将内存单元内容存入寄存器（堆栈操作：出栈）满递增堆栈：如指令LDMFA，STMFA等。满递减堆栈：如指令LDMFD，STMFD等。空递增堆栈：如指令LDMEA，STMEA等。空递减堆栈：如指令LDMED，STMED等。23ARM微处理器的接口ARM协处理器接口ARM可以扩展16个（CP15～CP0）协处理器其中：CP15作为系统控制，CP14作为调试控制器，CP7～4作为用户控制器，CP13～8和CP3～0保留。每个协处理器可有16个寄存器。24ARM处理器的时钟与电源管理时钟配置MPLL：FCLK、HCLK、PCLKUPLL：48M电源管理模式：4种正常睡眠掉电停机25ARMAMBA接口先进的微控制器总线架构AMBAAHB：先进高性能总线ASB：先进系统总线APB：先进外围总线26存储器控制器简述存储器控制寄存器配置方法简述SDRAM、NORFlash、NANDFlash的特点SDRAM、NORFlash、NANDFlash与CPU的连接接口相关寄存器配置27ARMI／O结构ARM采用了存储器映像I/O的方式。一般的I/O，如串行接口，它有若干个寄存器，包括发送数据寄存器（只写）、数据接收寄存器（只读）、控制寄存器、状态寄存器（只读）和中断允许寄存器等。这些寄存器都需相应的I/O端口地址。28GPIO（通用输入/输出接口）端口寄存器端口控制寄存器（GPACON～GPHCON）、端口数据寄存器（GPADAT～GPHDAT）、端口上拉寄存器（GPBUP～GPHUP）、配置方法GPnCON：端口功能配置GPnDAT：数据寄存器，数据输入输出（读/写）GPnUP：上拉电阻禁止或允许中断控制器中断的概念中断控制器支持56个中断源。32个中断请求的优先权逻辑由7个仲裁器组成，其中6个为第一级仲裁器，一个为第二级仲裁器。中断相关寄存器中断的初始化、中断的响应过程、中断处理程序、中断服务程序、中断向量表29PWM定时器的使用S3C2410A有5个16位的定时器支持自动重装模式、一次脉冲模式定时器特殊功能寄存器定时器初始化定时器应用：定时时间计算，最小分辨率、最大分辨率及最大定时区间30UART（串口）S3C2410A芯片内部的UART提供了3个独立的异步串行I/O端口（或通道）。每个端口能够基于中断或基于DMA方式操作。每个UART通道含有一个波特率发生器，一个发送器，一个接收器，一个控制单元。波特率发生器使用PCLK或UEXTCLK时钟。串口相关寄存器串口初始化、发送和接收程序设计31IIS接口控制器S3C2410A微处理器I