第二讲硬件介绍教材课件

FPGA/CPLD硬件基础武斌FPGA/CPLD芯片的出现什么CPLD/FPGA？

FPGA/CPLD发展历史通用固定数字逻辑PROM、PAL、GAL、PLD20世纪80年代中期：Xilinx----FPGA；Altera----E/CPLD20世纪90年代中期：ISP技术的高密度器件

CPLD/FPGA器件的优点集成度高、功耗低、可靠性高、硬件资源丰富FPGA/PLD开发周期短、投入小、风险小满足用户多样性需求，避免ASIC风险具有完善先进的开发工具可以反复擦除、编程，方便设计的修改和升级灵活地定义管脚功能保密性较好CPLD/FPGA的发展趋势向高集成度、高速度向低电压和低功耗5V3.3V2.5V1.8V1.5V1.2V内嵌多种功能模块RAM，ROM，PLL，差分接口，硬件乘法器其他可编程IP：cpu，通信接口等向数、模混合可编程方向发展FPGA/CPLD分类集成度度低密度：1万门中密度：1-10万门高密度：100以上种类FPGACPLD内部结构基于乘积项（Product-Term）技术基于查找表（Look-Uptable）技术基于反熔丝（Anti-fuse）技术

OTP－Actel器件FPGA/CPLD分类基于查找表1，SRAM

工艺的大规模FPGA(10,000门以上)，可反复在线编程，每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序。2，EEPROM

或Flash工艺的中小规模FPGA(5,000门以下)，反复编程，不用每次上电重新下载。FPGA基本原理—用RAM实现组合逻辑00000101001110010111011100111100多路器ABCFAddr：ABC（查找表结构lookuptable）SRAM例：用组合逻辑实现”表决逻辑”乘积项多路器实现LUT实现查找表的地址译码N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式逻辑元件符号表示PLD的逻辑符号表示方法与门乘积项PROM结构与阵列为全译码阵列，2n最小项。因此PROM一般只用于数据存储器，也可实现逻辑函数。EPROM和EEPROM用PROM实现组合逻辑实现的函数为：固定连接点（与）编程连接点（或）与阵列为全译码阵列。或阵列为可编程阵列。EPROM和EEPROMAnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn例：用PROM实现全加器PAL结构原理与PROM区别GAL结构GAL器件：用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列，可实现时序电路。逻辑宏单元OLMCCPLD内部结构（Altera的MAX7000S系列）逻辑阵列模块I/O单元连线资源逻辑阵列模块中包含16宏单元宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程触发器扩展乘积项

可编程互连线FPGA的可编程互连线采用一次性的反熔丝和采用多路开关实现逻辑。ABFieldOxideDiffusionPolysiliconPLICEDielectricAB+AB

可编程连线阵列PIA

I/O控制块

FPGA结构原理图三个部分组成：可编程逻辑块（LAB）可编程输入输出模块（IOB）可编程内部连线（PIC）IOBLAB包含多个逻辑单元（LE）PICEachLABconsistsofthefo16LEs，LABcontrolsignals，LEcarrychainsRegisterchains，LocalinterconnectLE(logicelement)内部结构CYCLONE的两种模式LEinNormalModeLEinArithmeticMode查找表的逻辑扩展原理N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多于输入的查找表采用多个逻辑块级连的方式查找表与门查找表与门查找表与门d[3:0]d[7:4]d[11:8]可编程互连线FPGA的可编程互连线采用一次性的反熔丝和采用多路开关实现逻辑。ABFieldOxideDiffusionPolysiliconPLICEDielectricAB+AB编程后的逻辑连接示例ABAB+AB可编程的I/O单元能兼容TTL和CMOS多种接口和电压标准可配置为输入、输出、双向、集电极开路和三态等形式能提供适当的驱动电流降低功耗，防止过冲和减少电源噪声支持多种接口电压（降低功耗）1.2～0.5um,5V0.35um,3.3V0.25um,internal2.5V,I/O3.3V0.18um,internal1.8V,I/O，2.5Vand3.3V差分接口可编程连线阵列在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。FPGA中的嵌入式阵列（EAB）EmbeddedMemory用途实现比较复杂的函数的查找表，如正弦、余弦等。可实现多种存储器功能，如RAM，ROM，双口RAM，FIFO，Stack等灵活配置方法：256×8，也可配成512×4

Phase-LockedLoops(PLL)EmbeddedMultipliersembeddedmultiplierblocksoptimizedforEmbeddedmultiplier-intensivedigitalsignalprocessing(DSP)functions

CPLD与FPGA的区别CPLDFPGA内部结构Product－termLook－upTable程序存储内部EEPROM、掉电数据不丢失SRAM，外挂EEPROM、掉电重配置资源类型组合电路资源丰富触发器资源丰富集成度粗粒度结构，密度低芯片的利用率较高细粒度结构，密度高芯片的利用率较低使用场合完成控制、组合逻辑时序逻辑、复杂的算法，速度慢快其他资源少多、EAB，锁相环、乘法器等保密性可加密保密性不强（可抄）FPGA与CPLD的区别FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。CPLD/FPGA的编程与配置

在系统编程技术(ISP－InSystemProgram),对CPLD/FPGA的逻辑功能可在线随时进行修改,由Lattice公司率先发明优点：方便硬件的调试方便硬件版本的升级，类似于软件升级－InSystemProgram在系统编程技术

芯片安装与下载1.将PLD/FPGA焊在PCB板上

2.接好编程电缆

3.现场烧写PLD芯片编程引脚边界扫描测试技术

BST－BoundaryScanTest据IEEE1149.1标准JTAG，用于解决大规模集成电路的测试问题。现在新开发的可编程器件都支持边界扫描技术，并将其作为ISP接口。在DSP开发和嵌入式处理器的开发中应用得非常广泛。边界测试原理主要CPLD/FPGA产品介绍

Xilinx公司器件

1.Virtex-6系列FPGA

2.Spartan-6器件系列3.XC9500/XC9500XL系列CPLD

4.XilinxSpartan-3A系列器件

5.Xilinx的IP核

1.Stratix4/6系列FPGA2.Cyclone4系列FPGA

3.Cyclone系列FPGA（低成本FPGA）4.CycloneII系列FPGA5.CycloneIII系列FPGA6.MAX系列CPLD7.MAXII系列器件8.Altera宏功能块及IP核

Altera公司的器件

Xilinx的SOPC概况Virtex-IIPro

20030.13μm深亚微米CMOS工艺

PowerPC405处理器硬核

3.125Gb/s极速双向串行传送器

Virtex-IIFPGA

Virtex-4FX

200490nm深亚微米CMOS工艺

9层