第2章-存储系统(第08讲)

计算机组成与系统结构第二章存储系统（第08讲）

1第二章存储系统早期:计算机以运算器为中心目前:以存储器为中心控制器输入设备存储器输出设备运算器结果数据取数存数输入命令输出命令说明:实线：控制线虚线：反馈线粗线：数据线22.1.1对存储系统的性能要求

1.存储系统的成本:(1)每位成本:P=C/S;C—总价,S—容量

(2)举例：内存、硬盘、光盘2.1分级存储体系的形成32.存取速度：

(1)由存储器工艺和容量决定.(2)存取时间、存储周期

存取时间TA(MemoryAccessTime)

它是指存储器接收到CPU发来的读写信号和单元地址开始，到读出或者写入数据所需的时间。分为读出时间和写入时间。2.1.1对存储系统的性能要求4

存储周期TM(MemoryCycleTime)它是指连续两次读写存储器所需的最小时间间隔。例如：连续两次读，连续两次写，或者一次读、一次写。

存取时间TA和存储周期TM的联系(1)TA和TM都是反映存储器存取速度的指标.(2)一般，TM>TA。(TM=TA+存储单元的恢复稳定时间)2.1.1对存储系统的性能要求53.存储器带宽BM

：(1)指每秒访问的二进制位的数目。(2)BM=W/TM(存储器的数据宽度/存储周期)

(3)举例：

若TM=500ns，每周期访问16位,则

BM=16b/500ns=32Mb/s

(4)提高BM可从以下三方面入手:使TM

使W

增加存储体2.1.1对存储系统的性能要求64.存储容量C：

(1)指计算机存储信息的能力,即最大的二进制信息量.(2)它表示了在一个存储器中可以容纳的存储单元总数。(3)用b或B表示.(4)表示存储器容量常用单位(5)常用程序主存

速度

主存

不常用辅存

容量

辅存2.1.1对存储系统的性能要求7单位K(kilo)M(mega)G(giga)T(tera)表示存储器容量常用的单位8字地址：存放一个机器字的存储单元，称为字存储单元，相应的单元地址叫字地址。字节地址：存放一个字节的存储单元，称为字节存储单元，相应的单元地址叫字节地址。字寻址计算机：计算机中可编址的最小单位是字存储单元字节寻址计算：计算机中可编址的最小单位是字节存储单元。95.信息的可靠保存性,非易失性和可更换性(1)有源存储器:例半导体存储器靠电源才能存信息.

(2)无源存储器:磁盘,磁带等辅存中的信息关电后不会丢失

(3)非易失性:即掉电时,信息不会丢失.(4)ROM、RAMROM—只读存取存储器，非易失性的

RAM—随机存取存储器，易失性的2.1.1对存储系统的性能要求10判断：下列存储器哪些是易失性的？那些是非易失性的？哪些是有源存储器？哪些是无源存储器？动态RAM、静态RAM、ROM、磁盘、光盘116.存取方式:指存取信息的次序或时序的约束.

(1)

RAM(RandomAccessMemory):随机存取存储器,能以任意次序读写存储单元,读写时间与所读单元的地址无关,如主存,磁盘等.其寻址部件较复杂,价贵.

(2)顺序存取存储器:只能以某种预先确定的顺序读写存储单元,如磁带,它只能先读写外圈,后读写内圈.(SAM)sequential-accessmemory

2.1.1对存储系统的性能要求12结论:评价存储器的三个基本指标:C(Capacity)+C(Cost)+A(AccessSpeed)2.1.1对存储系统的性能要求13补充：存储器分类按存储介质分：半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。光存储器:利用光学原理制成的存储器称为光存储器，主要是光盘14补充：存储器分类按存储器的读写功能分：

只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。15补充：存储器分类按存储方式分：随机存取存储器(RAM)：可按地址随机地访问任意存储单元；CPU可按字节或按字存取数据，进行处理；访问各存储单元所需的读/写时间相同，与地址无关。主存与高速缓存Cache是CPU可以直接编址访问的存储器—采用随机访问的存取方式。顺序存取存储器(SAM)sequential-accessmemory

16补充：存储器分类按存储方式分：顺序存取存储器(SAM)：

只能按某种顺序来存取数据，存取时间和存储单元的物理位置有关。如磁带。17补充：存储器分类按信息的可保存性分：

非永久记忆的存储器：断电后信息即消失的存储器。如半导体存储器、电荷存储型存储器永久记忆的存储器：断电后仍能保存信息的存储器。如磁盘、磁带182.1分级存储体系的形成2.1.2存储系统的分层结构1.计算机应用对存储器要求的矛盾:

SC(价),C(价)CS192.1.2存储系统的分层结构用户要求存储器的容量大,速度快.为解决容量、速度、价格的矛盾,有效的措施是实现分级存储.

片外CACHE主存硬盘片内CACHE寄存器CPU内CPU内CPU外磁带存储价格升高CPU访问频度增加存储价格降低CPU访问频度减少20存储系统的分级结构2.1.2存储系统的分层结构21存储系统的层次结构可以解决的问题：解决了价格、容量、速度这3个基本指标之间的矛盾。存储器层次结构可以提高计算机存储系统性能/价格比，即：在速度方面接近最高级的存储器，在容量和价格方面接近最低级的存储器。

2.1.2存储系统的分层结构222.存储器访问的局部性

它是存储器层次的设计思想，也是实现存储器层次结构的先决条件。

空间局部性时间局部性主存主存2.1.2存储系统的分层结构23实现存储系统的层次结构的先决条件（基础）：存储器访问的局部性，即：时间局部性和空间局部性。时间上的局部性指的是当前正在使用的信息很可能是后面立刻还要使用的信息。空间上的局部性是指连续使用到的信息很可能在存储空间上相邻或者相近。

2.1.2存储系统的分层结构24分层结构局部性原理是存储系统层次结构技术可行性的基础.一般:CPU频繁访问的信息高速存储器中CPU不频繁访问的信息低速存储器中2.1.2存储系统的分层结构25例:二级存储器系统,第一级容量为1KB,访问时间1

S；

第二级容量为1MB,访问时间10

S。CPU先访问第一级,如不在,就由第二级送至第一级.若信息可从第一级100%(或90%)取得,分别求平均访问时间？解:100%时:TA=1*100%+10*0%=1

S90%时:TA=1*90%+10*10%=1.9

S结论:提高第一级的访问时间的比率可使平均访问时间接近(或等于)第一级的速度.263.命中率和访问周期(1)命中率是存储器层次结构的度量方法。(2)命中率(Hit):即要访问的信息正好在这一级中的概率,即命中的访问次数与总访问次数之比.最主要的是,CPU产生的逻辑地址能在内存中访问到的概率.Hit与传送信息块的大小,这一级的存储器的容量和存储策略等有关.容量大+调度得当

H

2.1.2存储系统的分层结构27(3)平均访问时间TA与H密切相关.2.1.2存储系统的分层结构举例:有一两级存储系统,由M1和M2组成,其中M1的访问次数为R1,M2的访问次数为R2,访问时间分别为TA1和TA2

命中率H=

R1+R2

,则CPU对整个存储系统的平均访问时间

TA=H.TA1+(1-H).TA2

若相邻两级的访问周期比值r=

TA2/TA1,,

存储层次的访问效率e=TA1/TA

则e=TA1/TA

=H+(1-H)r=r+(1-r)HR11128存储系统的追求目标:当e1,即TA

TA1(较快一级的存储器访问时间)为提高e,可从两方面入手:

提高H值:即扩充最高一级存储器的容量高代价

降低r值:当r=100,要使e>0.9H>0.998

当r=2,要使e>0.9H只需>0.889注意:相邻两级存储器的速度差异不能太大,在cache—主存系统中,取r=5-7为好.在主存—磁盘层次中,r=104,这很不理想,其间有很大空档,从r不能太大的观点出发,最好应有一种S-C-C介于其间的存储器作为中间层次.29有关访问时间的计算：te=hctc+(1-hc)tmte=hctc+(1-hc)(tc+tm)=tc+(1-hc)tm**CACHE主存tm：主存的访问时间te：访问整个存储器的有效平均时间tc

：CACHE的访问时间hc：CACHE的命中率30片内CACHEte2=tc1+(1-hc1)te片外CACHE主存te2=tc1+(1-hc1)(tc2+(1-hc2)tm)二级CACHEtm：主存的访问时间te2：访问整个存储器的有效平均时间tc1：片内CACHE的访问时间tc2：片外CACHE的访问时间hc1：片内CACHE的命中率hc2：片外CACHE的命中率31片内CACHEte2=tc1+(1-hc1)te片外CACHEte2=tc1+(1-hc1)(tc2+(1-hc2)tm)te2=tc1+(1-hc1)(tc2+(1-hc2)(tmemory+(1-hm)tdisk))主存1-10ns10-20ns50ns10mstmemory

：主存的访问时间te2：访问整个存储器的有效平均时间hm：主存的命中率32考试题：

假定处理机访问CACHE的时间tc=8ns,访问存储器的时间tm=50ns,硬盘的访问时间tdisk=200ms。当CACHE的命中率hc=0.9和存储器的命中率hm=0.5时，试计算CACHE-主存-硬盘层次的虚拟存储器访问的平均有效时间te。答案：10.000013ms33例题：某计算机系统的内存储器由Cache和主存构成，Cache的存取周期为45ns,主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：1．Cache的命中率是多少？2．CPU访问内存的平均时间是多少纳秒？3．Cache-主存系统的效率是多少？

34解：1.命中率=(4500-340)/4500=0.922.平均时间=0.92*45+(1-0.92)*200=57.4ns3.效率=45/57.4*100%=78%

35解：主存-硬盘层次的虚拟存储器访问的平均有效时间：

te1=hm

tm+（1-hm）（tm

+tdisk）=tm+（1-hm）tdisk

（评分标准：2分