序列信号的设计

实验六序列信号的设计实验目的：1、掌握74LS161同步16进制计数器的特点及其应用；2、掌握用计数器设计序列信号的方法；二、实验设备数字电路实验箱、数字双踪示波器、函数信号发生器、74LS161同步16进制计数器三、实验原理1、74LS161：异步清零、同步置数四位二进制计数器。74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能.从74LS161功能表功能表中可以知道，当清零端CR=“0〞，计数器输出Q3、Q2、Q1、Q0立即为全“0〞，这个时候为异步复位功能。当CR=“1〞且LD=“0〞时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1〞、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。2、序列信号：〔1〕序列信号是把一组0、1数码按一定规那么顺序排列的串行信号，可以做同步信号、地址码、数据等，也可以做控制信号；〔2〕移存型序列信号发生器：在移位存放器的根底上加反响网络形成；〔3〕计数型序列信号发生器：在计数器的根底上加适当的反响网络构成。四、实验内容及结果1、用74LS161实现001100111的序列信号发生器；分析：采用置数法，0〔0000〕到8〔1000〕置数。真值表：D3D2D1D0数值输出00000000011000102100113101004001015001106101117110081卡诺图：QAQBQCQD000111100000X10100XX1111XX1011XX卡诺图化简后得到F=Q+Q1、翻开QuartusⅡ，新建一个工程，使用图形编辑器进行设计输入，即导入逻辑门符号、导入I/O符号、链接节点，得到如下电路：2、编译设计电路无错后，翻开波形编辑器，设置仿真时间区间，将工程的端口信号节点选入波形编辑器中，编辑输入波形〔输入鼓励信号〕，编辑运行后会得到理想的输出波形图。再根据表分配标注引脚，进行相关硬件设置。编译运行后的波形图如下〔Y代表输出波形〕：3、进行仿真器参数设置〔“Assignment〞→“Setting〞〕，然后启动仿真器〔“Processing〞→“StartSimulation〞〕。然后点击start，开始下载程序，最终芯片能够很好的反响74LS138译码器的逻辑功能。连接芯片后，发现波动开关模拟CP脉冲信号，灯按照“001100111〞的序列循环变化〔‘0’为灭，‘1’为亮〕而且没有冒险现象。2、设计产生十分频信号且占空比为50%的电路。分析：用置数法，3〔0011〕到12〔1100〕置数D3D2D1D0数值输出001130010040010150011060011170100081100191101010110111111100121按照和实验1中相同的步骤进行实验。实验电路图：编译运行后的波形图〔Y代表输出波形〕：连接芯片后，发现波