第八章-输入输出系统

输入输出系统输入输出系统的构成微处理器

存储器

I/O接口

微型计算机

外围设备系统软件

微型计算机系统系统总线

输入输出系统的位置及其组成输入输出系统输入输出系统的构成外设：与接口一同构成输入输出系统的硬件部分功能1、人机对话的桥梁2、完成数据的形式及格式变换3、计算机系统软件与各种各种信息驻留地4、计算机应用的重要工具输入输出系统的构成外设特点1、异步性：工作速度差异大、时序独立。2、设备无关性：结构原理差异大，所处理的信息从数据格式到逻辑时序各不相同，一般也不能够与CPU直接进行连接。故需要设计独立于具体设备的各种“接口”作为外设与CPU之间通信的桥梁。输入输出系统的构成外设分类按功能1、输入设备：用于将各种形式的外部信息转换为计算机所能识别的二进制信息2、输出设备：用于将计算机中的二进制信息转换为人或其他机器所能识别的信息形式按速度低速、中速和高速按计算机系统中的作用1、人机交互设备2、外存储设备3、通信设备输入输出系统的构成外设编址方式统一编址（存储器映射方式）1、存储单元和I/O端口统一进行编址，共用一个线性地址空间2、指令系统中不设置专用I/O指令，用访问存储器的指令来访问I/O端口，通过地址来区分寻址对象（I/O还是Memory）优点：指令功能丰富；外设数目或I/O寄存器数目几乎不受限制；读/写控制逻辑简单缺点：I/O端口占用了有限的存储空间输入输出系统的构成外设编址方式独立编址（I/O映射方式）1、存储单元和I/O端口统一分开编址，各自有独立的地址空间2、指令系统中设置了专用I/O指令来用访问I/O端口，通过指令来区分寻址对象（I/O还是Memory）优点：

I/O端口不占用存储器空间；外设数目或I/O寄存器数目不多，占用地址线少，译码电路简单，指令短，速度快缺点：专用I/O指令增加指令系统复杂性，且指令较少，程序设计灵活性差；处理器要提供MEMR/MEMW和IOR/IOW两组控制信号，增加了控制逻辑的复杂性。外设与CPU的连接外设接口通过总线与CPU相连CPU访问外设的实质是访问外设接口中的寄存器（端口）CPU访问外设的过程与其访问存储器完全一样，不同是读/写控制信号不同I/O指令格式I/O设备独立编址时，I/O指令经指令译码器译码后，由控制器发出I/O的读/写信号到外设；I/O设备统一编址时，只有当地址译码结果属于I/O地址范围时，控制器发出I/O读/写控制信号；独立编址时，专用I/O指令格式图：1、操作码区分访存操作对象（I/OorMemory）2、命令码区分操作种类3、地址码指明要访问的外设端口地址以及使用的CPU寄存器号I/O接口的功能典型I/O接口功能实现数据缓冲执行CPU的命令返回外设的状态设备选择实现数据格式的转换实现信号的转换中断管理功能

I/O接口组成I/O接口组成框图CPUI/O设备数据缓冲器中断逻辑状态寄存器命令寄存器端口地址译码内部控制逻辑数据总线地址总线WRRDM/IOINTR数据控制状态接口I/O接口组成基本电路1、寄存器（端口）：命令寄存器（及其译码器）、数据寄存器和状态寄存器，分别保存CPU命令、数据信息和外设的状态2、控制逻辑：执行CPU命令、返回外设状态、传送数据，是接口控制外设的核心部件端口地址译码电路1、端口地址：对接口中寄存器的编址，特点是端口地址数目与接口中寄存器数目不一定一致，可以每个寄存器拥有一个端口地址，也可以多个寄存器拥有一个端口地址I/O接口组成2、端口地址译码电路：对地址总线上的外设端口地址进行译码，以确定该操作是否选中了本设备。供选电路：由于不同接口的结构和功能区别很大，各接口电路可能选用的中断控制逻辑、定时器、计数器及移位器等。主机与外设交换信息方式与外设交换信息时，主机有五种控制方式：程序查询方式、程序中断方式、直接存储器访问（DMA）方式、通道方式及输入输出处理机（IOP）方式1、程序查询方式工作原理：CPU查询外设是否准备好。准备好交换数据，否则循环查询特点：CPU被外设独占，工作效率低下实现：由程序实现，不需要增加额外硬件电路适用：CPU不忙且数据交换速度不高，如单片机控制场合主机与外设交换信息方式程序查询方式流程图主机与外设交换信息方式2、程序中断方式工作原理：外设准备好数据后，发送一个中断请求给CPU；CPU执行完当前指令，转入中断服务程序处理中断，完成与外设之间的数据传送；之后返回原程序断点处，继续执行特点：CPU与外设并行工作，并能够同时被多个外设占用实现：接口硬件中需要增加中断逻辑控制适用：中低速设备主机与外设交换信息方式3、直接存储器访问（DMA）方式工作原理：完全由硬件执行与I/O进行的数据交换，通过DMA控制器实现内存与外设、外设与外设之间直接、快速地数据传送特点：CPU根据I/O传送要求初始化DMA控制器（数据传送方向、主存起始地址、传送字节数等）；当外设数据准备好，数据传送不经过CPU，由DMA控制器进行管理，与主存直接进行，CPU效率高实现：接口硬件中需要DMA控制器及相关的逻辑支持适用：大量、高速数据传送主机与外设交换信息方式4、通道与输入输出处理机方式

通道：特殊功能的处理器，实现对外设的统一管理与外设同主存之间的数据传送工作原理：通过执行由通道指令编写的输入输出控制程序，产生相应的控制信号传递给由它管理的外设，完成复杂的输入输出实现：硬件结构更为复杂，需要特殊功能的控制器特点：输入输出处理机（IOP）是通道进一步发展。基本独立于主机工作，接管CPU各种I/O操作及I/O控制功能适用：大量、高速数据传送中断系统中断源类别

中断：在CPU执行程序过程中，由于某事件发生而使CPU暂停现执行程序而转去处理所发生事件，并在处理结束后重新回到程序中断的地方继续执行分类：软中断与硬中断1、硬中断：指由外设和其他CPU外部事件引起的中断，也称外中断常见外中断：输入输出请求、实时时钟、计时器、电源故障、设备故障、校验线路等等。外中断一般通过CPU的中断请求引脚引入。中断系统2、软中断：指CPU内部指令或程序执行中的突发事件所引起的中断，又称内中断。常见内中断：指令中断（例如中断指令INTn）和程序异常（例如除数为零，运算溢出、指令单步运行、程序运行至断点处andsoon）中断类型号：一般，在中断系统中，将对所有中断源进行编码，为其分配一个唯一代码，称为中断类型号，依此来寻找中断服务子程序的入口地址，实现程序转移中断系统中断过程四阶段：中断请求、中断响应、中断服务、中断返回1、中断请求外中断：外设或其他中断源通过CPU中断请求引脚向CPU发中断请求信号；CPU执行每条指令后监测是否有中断请求，有则转入中断响应阶段中断系统

内中断：无需中断请求，直接根据中断类型号转入中断服务处理程序2、中断响应：CPU首先通过硬件保存程序断点（PC）与标志寄存器，以便中断返回；然后进入中断响应周期，通过向量方式或者软件查询方式获得中断服务程序入口指令地址，并载入PC3、中断服务：进入中断服务处理程序，首先将相关寄存器值保存，然后执行I/O操作，完成数据传送；之后，恢复相关寄存器的值，执行中断返回指令，回到主程序断点处4、中断返回：中断返回指令功能，恢复PC及标志寄存器值，回到主程序断点处，继续执行中断系统中断作用实现CPU和多台I/O设备并行工作具有处理应急事件的能力进行实时处理实现人机通信实现多道程序运行和分时操作实现应用程序和操作系统（管态程序）的联系实现多机系统中各处理机间的联系中断系统思考：当系统中有多个中断源时，各中断源如何向CPU提出中断请求？CPU如何监测到有中断请求？对那些CPU目前不准备响应的中断源，CPU如何禁止它们产生中断请求？如果同一时刻有多个中断源向CPU申请中断，CPU首先响应那个中断？CPU如何知道当前响应的是哪个中断源？即：转入哪个中断源的中断服务程序入口？如果CPU在执行某个中断服务程序的过程中，又发生新的中断请求，那么CPU如何处理？中断请求与判优中断请求信号的产生与监测

产生

1、每个中断源对应一个触发器，多个中断请求触发器构成一个中断请求寄存器IRR2、当某个中断源有中断请求时，其相应的INTRi=13、中断请求信号锁存在该寄存器中，CPU响应这个中断请求后才清除中断请求与判优♥监测

1、CPU在每条指令执行完毕后检测中断请求引脚2、大多数CPU具有若干个中断请求引脚，以80X86系列CPU为例，具有INTR和NMI两条中断引脚

INTR：可屏蔽的中断请求引脚，受程序状态字Flags的IF位（中断使能标志）控制：IF=0，CPU禁止响应INTR引脚上的中断请求；IF=1，CPU允许响应INTR引脚上的中断请求

NMI：不可屏蔽的中断请求引脚，不受IF的影响；一旦从该引脚引入的中断源有中断请求，优先级最高中断请求与判优中断屏蔽中断屏蔽寄存器：对应于每一个中断源，CPU设置一个中断屏蔽触发器；多个中断屏蔽触发器组成中断屏蔽寄存器中断请求与判优中断请求信号的屏蔽中断请求与判优中断请求信号传递方式：公共中断请求线、独立中断请求线和二结构中断请求公共中断请求线独立中断请求线二维结构中断请求中断请求与判优中断请求的排队与判优？问题：有多个中断同时发生时，CPU对中断源响应的次序？答：CPU按照中断性质与处理的轻重缓急为其分配优先级并使其进行排队。

1、确定优先级原则：对一旦提出请求就需要立刻响应处理，否则将造成严重后果的中断源，给予其最高优先级；对可以延迟响应和处理的中断源，给予其较低优先级

2、一般，将硬件故障引起的中断优先级定为最高，其次是软件故障中断和I/O中断。

中断请求与判优排队判优的实现：软件查询与硬件电路排队1、软件查询完全由程序实现；可灵活修改中断源的优先级次序；硬件电路实现简单；适用于一个公共线请求的场合；缺点：占用CPU时间，中断响应时间长，优先级较低的中断源等待时间长；

中断请求与判优2、硬件排队电路：优先级别高的中断请求将自动封锁对优先级别低的中断请求；硬件排队电路一旦设计连接好后，将再无法改变其优先级别1、串行排队链与向量中断

电路中距离CPU最近的中断源优先级最高中断请求与判优2、独立请求优先级排队电路中断请求与判优3、二维结构中断优先级排队电路中断响应CPU响应中断的条件CPU的中断使能触发器开放（IF=1，允许中断）；在规定的时间内，CPU的中断请求引脚有效；该中断未被屏蔽；本条指令执行完；CPU响应中断的过程关中断：当CPU响应中断后，立即自动关中断（把内部的中断使能触发器IF清零），禁止接收新的中断，以保证现有中断执行操作不被打断保存断点：断点信息包括两部分：PC和程序状态字PSW。断点通常保存在堆栈中中断响应识别中断源：由其转入服务程序入口地址；中断源识别的方法有两种：中断向量与软件查询A）中断向量：中断服务程序入口地址被称为中断向量。通常将各中断源的中断向量存放在一片连续的内存单元中，形成一张中断向量表，表的内容是相应中断服务程序入口地址CSIPCSIPCSIPCSIPCSIPCSIPCSIP︽︾︽︾︽︾︽︾类型255（十进制）类型32类型31（十进制）供用户定义的中断（共224个）类型5类型4类型3类型2类型1类型0保留的中断（共27个）专用的中断（共5个）0000:03FFH0000:007FH0000:007EH0000:0014H0000:0013H0000:0010H0000:000FH0000:000CH0000:000BH0000:0008H0000:0007H0000:0004H0000:0003H0000:0000H溢出中断断点中断非屏蔽中断单步中断除数为0中断中断类型表中的中断类型码与中断向量中断响应

B）软件查询：由CPU执行一个公共的中断处理程序，逐