第6章 数字电子技术实验

第6章数字电子技术实验6.1数字电路实验箱简介6.2

集成门电路6.3

加法器、全加器6.4

编码器、译码器6.5数据选择器6.6数据比较器6.7多数表决器1第6章数字电子技术实验6.8触发器6.9触发器的应用6.10移位寄存器6.11计数器6.12顺序脉冲发生器6.13施密特触发器6.14定时器5556.15数字集成电路的综合应用本章小结26.2集成门电路本节实验所需仪器、设备及元器件有数字电路实验箱、万用表及连接线若干、集成门电路芯片为74LS00与非门、74LS86异或门。实验前要求如下

（1）熟悉数字电路实验箱结构及使用方法。特别是电源开关、逻辑电平选择（高电平、低电平）开关、发光二极管（LED）显示部分及IC插座的方向等。

（2）熟悉集成门电路芯片74LS00、74LS86封装形式及引脚排列。36.2.1验证门电路逻辑功能1.实验目的（1）熟悉引脚排列，验证其逻辑功能。（2）掌握逻辑功能及功能测试方法。（3）熟悉实验箱及万用表的使用方法。返回6.1

数字电路实验箱简介46.1.1基本结构与技术性能6.1.2用途与使用方法返回※概述复习与思考题教学目标

①熟悉数字电子技术中常用集成电路芯片的引脚排列及主要技术参数

；5

②掌握常用芯片的逻辑功能及功能测试方法；

③掌握常用芯片的典型应用，为开发新的电子产品打下良好的基础；返回

④熟悉实验箱的组成结构及功能，充分利用实验箱的功能；

⑤掌握逻辑笔、万用表及示波器的使用方法;

⑥培养实践知识与动手能力。6返回目前大多数院校使用的数字电路实验箱均采用模块化箱式结构设计。我院使用的数字电路实验箱板下图所示，它主要由电源、电平选择开关、脉冲、数码显示管、逻辑电平显示、数字电压表、逻辑笔和按钮开关、元件库和集成电路插座区等固定模块组成。

7返回发光二极管显示数码显示管逻辑电平选择开关逻辑笔、按钮开关数字电压表脉冲输出元件库区集成电路芯片插座区电源开关、直流电源输出86.1.1基本结构与技术性能返回电源开关和电源输出如图6.2所示，由交流电源开关、过载短路报警装置和5路直流稳压电源输出部分组成。

输入：AC220V。输出：DC+5V/1A；DC±12V/0.5A；DC±15/0.5A。这5路直流电源输出均配有各自独立的保险，且具有过载和短路蜂鸣报警。1．电源开关和电源输出9返回（a）电源开关（b）+5V/1A电源输出（c）12V/0.5A电源输出（d）15/0.5A输出图6.2电源开关和电源输出10返回逻辑电平选择开关如图6.3所示，模拟输入信号的高、低电平时使用。共有8组逻辑电平选择开关，可输出L、H电平。开关下拨时输出为L（低）电平，即“0V”；上推时输出为H（高）电平，即“+5V”。2．逻辑电平选择开关图6.3逻辑电平选择开关11返回脉冲输出如图6.4所示，由可调频率连续脉冲输出、单脉冲输出和固定脉冲部分组成。可调连续脉冲输出如图6.4（a）所示，频率可调脉冲源输出分4档由开关切换，输出均为TTL电平100Hz~1kHz连续可调方波，1kHz~10kHz连续可调方波，10kHz~100kHz连续可调方波，100kHz~1MHz连续可调方波。3．脉冲输出

12返回（a）可调连续脉冲13返回单脉冲输出如图6.4（b）所示，可同时输出正、负两个脉冲，正、负脉冲分别用两个发光二极管显示。（b）单脉冲14返回固定频率脉冲输出如图6.4（c）所示，有6个固定频率脉冲输出：10kHz、1kHz、100Hz、10Hz、2Hz、1Hz。（c）固定脉冲15返回数码显示管如图6.5所示，由无驱动数码显示管和有驱动数码显示管两部分组成。4．数码显示管无驱动数码显示管如图6.5（a）所示。7段LED显示，带有小数点段，共配有4个LED数码管（2个共阴极，2个共阳极），为非译码驱动显示。输入插孔标示a，b，c，d，e，f，g，小数点输入标示“p”，其公共端（COM端）可根据共阳极或共阴极数码管来置“COM”端为5V或0V。16返回（a）无驱动数码显示管17返回（b）有驱动数码显示管图6.5

数码显示管有驱动数码显示管如图6.5（b）所示。7段LED数码管显示，带小数点段P，共配有4个LED数码管，数码管带十进制4位译码驱动器，输入插孔标示A，B，C，D和P。18返回逻辑显示电路如图6.6所示，由8个发光二极管（红色LED）及驱动电路组成。8位电平显示：当正逻辑“1”（即高电平）送入时LED亮，反之则不亮。图6.6

逻辑电平显示

5．逻辑电平显示19返回数字电压表如图6.7所示。测量范围：-20V~20V；显示数位：4位；显示单位：“V”；不用时关闭电源。测量时注意测量信号的极性（+、—）。6．数字电压表

6.7

数字电压表20返回蜂鸣器、逻辑笔和按钮开关如图6.8所示。图6.8

蜂鸣器、逻辑笔和按钮开关

7．蜂鸣器、逻辑笔和按钮开关21返回蜂鸣器：当输入5V电压时有蜂鸣音。逻辑笔（三态显示）：测量电路的信号状态为高电平时红灯（R）亮、低电平时绿灯（G）亮、高阻态时黄灯（Y）亮。按钮开关：有两个用于电路的手动通、断的开关22返回元件库如图6.9所示，由4个元器件子库组成。8．元件库元件库一如图6.9（a）所示，将常用的元器件电阻和晶体二极管固定在实验板上，方便电路连接，有二极管4只，电阻20只。2DW7型二极管的击穿电压在5.8~6.5V之间，最大电流是30mA，可以用来稳压。1N4148是超快速反向恢复二极管，用来小电流整流（100mA），也可用作开关二极管。23返回（a）元件库一24返回元件库二如图6.9（b）所示，将常用的电容固定在实验板上，方便电路使用时连接。（b）元件库二25返回元件库三如图6.9（c）所示，将常用的晶体三极管（NPN型、PNP型）固定在实验板上，方便电路使用时连接。9013是一种NPN型硅小功率的三极管，它是常见的晶体三极管，在收音机以及各种放大电路中经常看到它，应用范围很广，也可用作开关三极管。26返回8550是一种常用的普通三极管。它是一种低电压，大电流，小信号的PNP型硅三极管。8550三级管参数：类型：开关型；极性：PNP；材料：硅；最大集电极电流：0.5A；直流电流放大倍数：10~60；最大功耗：625mW；最大集电极-发射极反向击穿电压（BVCEO）：25V；特征频率：150MHz。27返回元件库四如图6.9（d）所示，将常用的电位器固定在实验板上，方便电路使用时连接。共有6只电位器，电位器阻值分别为680Ω、1kΩ、10kΩ、47kΩ、100kΩ、1MΩ。

（d）元件库四

28返回集成电路芯片插座区如图6.10所示，由常见集成电路插座区和多脚集成电路插座区两部分组成。9．集成电路芯片插座区（a）常用集成电路插座

29返回多脚集成电路插座如图6.10（b）所示，是40个引脚的插座。（b）多脚集成电路插座6.1.2用途与使用方法

1．用途30使用数字电路实验箱做的实验有：

（1）门电路逻辑功能测试及其功能转换。返回

（3）编码器、译码器逻辑功能测试及其应用。

（4）数据选择器功能测试及其应用。

（5）数值比较器功能测试及其应用。

（2）半加器、全加器功能测试及其应用。

（6）多数表决器的设计与测试。

（7）触发器功能测试及功能转换电路。

（9）由触发器构成四位二进制计数器。31（10）集成计数器功能测试及其应用。

（11）顺序脉冲发生器。返回

（13）555定时器功能测试及其应用。

（14）数字集成电路的综合应用。与其他设备配合可进行各种实验，进行开发，扩充及数字系统的实践。

（12）集成施密特触发器功能测试及其应用。2．使用方法32

（1）安插集成块在实验箱上。为了查线方便，要将集成块引脚顺序和实验箱的插孔顺序一致。插线前了解集成电路芯片引脚排列，注意芯片缺口方向。返回

（2）电源线先引到每一块集成电路的电源引脚上（电源线通常用红色线、地线用黑色线），其他各管脚按照电路图连接电路，连线完毕仔细检查电路。

（3）将标有220V的电源线接入市电。打开电源开关，指示灯亮。

（4）数字电路测试大体上分为静态测试和动态测试两部分。33返回是指给定数字电路若干组静态输入值，测试数字电路的输出值是否正确。把线路的输入（芯片的输入端、控制端）接电平选择开关，线路（芯片）的输出接电平指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出的关系是否符合设计要求。在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求。静态测试：动态测试：3．注意事项34使用实验箱应该注意的事项有：

返回

（1）电源的打开顺序是：先开交流开关，最后打开各个模块的控制开关。电源关掉的顺序刚好与此相反。

（3）在做实验时切忌带电随意插拔芯片。

（4）距离较近的两连接端尽可能用短导线，避免干扰；距离较远的两连接端尽量选用长导线直接连接，尽可能不用多根导线做过渡连接。

（2）实验箱电路板上所有芯片插座是有方向和引脚数目的，芯片缺口方向与插座缺口方向应一致，芯片引脚数与插座引脚数目应一致。35

（5）实验时，应按实验指导书所提出的要求及步骤，逐项进行实验和操作。切忌在实验中带电连接线路，改接线路时，必须断开电源，再连线进行实验。返回

（6）实验箱中的叠插连接线的使用方法为：连线插入时要垂直，切忌用力，拔出时用手捏住连线靠近插孔的一端，然后左右旋转几下，切忌用力向上拉线，这样很容易造成连线和插孔的损坏。

（8）如果在实验中由于操作不当或其它原因而出现异常情况，如数码管显示不稳，闪烁，芯片发烫等，立即断电。

（7）元件库中的二极管、三极管和数码管一定要注意极性。36

（9）完成实验接线后，必须进行自查：串联回路从电源的某一端出发，按回路逐项检查各仪表、设备、负载的位置、极性等是否正确，合理；并联支路则检查其两端的连接点是否在指定的位置。返回

（10）实验中应注意观察实验现象是否正常，所得数据是否合理，实验结果是否与理论相一致。

（11）完成本次实验全部内容后，应请指导教师检查实验数据。经指导教师认可后方可拆除接线，整理好连接线、仪器、工具。37复习与思考题返回1．数字电路实验箱的基本结构与技术性能。2．实验箱的用途与使用注意事项。3．逻辑电平开关输出逻辑高电平（H）、低电平（L）时的电压值是分别多少伏。4．电平显示电路部分发光二极管LED亮时，表示输出是高电平还是低电平。5．使用逻辑笔时，红灯（R）亮、绿灯（G）和黄灯（Y）亮分别表示什么状态。6．在做实验时，电路出现短路故障时实验箱会产生什么现象。7．测量连接导线两端的逻辑电平值不同，为什么。8．IC插座缺口方向与集成电路芯片缺口方向不一致时，对实验结果有何影响。2.门电路逻辑功能测试1）74LS00逻辑功能测试

按图6.11（a）所示电路连线，电路两个输入端A、B接电平选择开关，输出端Y接电平指示灯。集成门电路芯片的14脚VCC接+5V电源，7脚接地。38(a)74LS00测试电路(b)74LS86测试电路图6.11门电路逻辑功能测试电路表6.174LS00逻辑功能测试记录表39注：Y理论值指示灯的灭亮分别用0、1表示；Y测量值用灭、亮表示。输入输出实验数据分析（对比理论值）ABY（理论值）Y（测量值）电压UO(V)实验结论000110112）74LS86逻辑功能测试按图6.11（b）所示电路连线，电路两个输入端A、B接电平选择开关（开关中的任意两个），输出端Y接电平指示灯（发光二极管中的任意一个）。集成门电路芯片的14脚VCC接+5V电源，7脚接地。40表6.274LS86逻辑功能测试记录表输入输出实验数据分析（对比理论值）ABY（理论值）Y（测量值）电压UO(V)实验结论00

011011注：Y理论值指示灯的灭亮分别用0、1表示；Y测量值用灭、亮表示。6.2.2转换门电路逻辑功能1.实验目的（1）掌握集成门电路的逻辑功能变换方法。（2）掌握逻辑功能转换的理论基础2.门电路逻辑功能转换1）用与非门构成非门用与非门74LS00构成非门逻辑电路如图6.12所示。41（a）两个输入端并联

（b）一个输入端接高电平图6.12非门逻辑电路表6.3非门逻辑功能测试记录表42表6.4非门逻辑功能测试记录表输入输出实验数据分析（对比理论值）AY（理论值）Y（测量值）电压UO(V)实验结论01输入输出实验数据分析（对比理论值）AY（理论值）Y（测量值）电压UO(V)实验结论012）用与非门构成与门43

图6.13与门逻辑电路表6.5与门逻辑功能测试记录表输入输出实验数据分析（对比理论值）ABY理论值Y（测量值）电压UO(V)实验结论000110113）用与非门构成或门44表6.6或门逻辑功能测试记录表图6.14或门逻辑电路输入输出实验数据分析（对比理论值）ABY（理论值）Y（测量值）电压UO(V)实验结论00011011知识链接一

集成与非门74LS0074LS00为四个2输入端TTL与非门，即有4个同样的与非门，每个与非门有两个输入端，所以称为四2输入与非门。45（a）引脚排列（b）实物图图6.15双列直插型74LS00引脚排列与实物图知识链接二

集成异或门74LS8674LS86为4个2输入端异或门，即有4个同样的异或门，每个异或门有两个输入端，所以称为四2输入异或门。46（a）74LS86引脚排列（b）实物图图6.1674LS86引脚排列与实物图6.3半加器、全加器

本实验所需仪器、设备及元器件有数字电路实验箱、万用表、连接线若干；集成电路芯片有74LS00与非门、74LS86异或门、74LS283全加器。实验前要求：

（1）熟悉数字电路实验箱结构及使用方法。特别是电源开关、逻辑电平选择（高电平、低电平）开关、发光二极管（LED）显示及IC插座方向等。

（2）熟悉集成电路芯片引脚排列。

（3）TTL门电路工作电压

VCC=5×(1±10%)V。47返回6.3.1测试半加器逻辑功能48

2.实验内容与步骤

1.实验目的（1）阅读分析半加器逻辑电路，熟悉用门电路构成半加器的方法。（2）掌握半加器功能及功能测试方法。（3）了解二进制数的运算规则。

用与非门和异或门构成的半加器逻辑电路如图6.17所示。

按图6.17所示电路连线，两个输入端A（被加数）、B（加数）接电平选择开关，输出端S（和数）、C（进位数）接电平指示灯。芯片14脚接+5V电源，7脚接地。49表6.10半加器功能测试记录表

图6.17半加器逻辑电路输入输出实验数据分析ABSC实验结论（亮、灭、表达式）000110116.3.2测试全加器逻辑功能501.实验目的

（1）阅读分析全加器逻辑电路，熟悉用门电路构成全加器的方法。

（2）掌握全加器功能及功能测试方法。(3)了解二进制数的运算规则。2.全加器功能测试

用与非门和异或门构成的全加器逻辑电路如图6.18所示。

按图6.18所示电路连线，3个输入端Ai（被加数）、Bi（加数）、Ci-1（相邻低位的进位）接电平选择开关，两个输出端Si（本位和数）、Ci（本位向相邻高位的进位）接电平指示灯。芯片14脚接+5V电源，7脚接地。51表6.11全加器功能测试记录表图6.18全加器逻辑电路输入输出实验数据分析AiBiCi-1SiCi实验结论000

00101001110010111011152表6.12加法器应用电路测试记录表6.3.3测试加法器逻辑功能图6.19加法器应用电路输入输出数据分析A3A2A1A0B3B2B1B0CIS3S2S1S0CO

101001010101001011111111110111111111知识链接集成加法器74LS28374LS283为TTL型集成具有超前进位的4位二进制全加器。引脚排列如图6.20（a）、实物如图6.20（b）所示。53（a）引脚排列

（b）实物图图6.20集成电路74LS283引脚排列与实物图54本实验所需仪器、设备及元器件有：数字电路实验箱、万用表及连接线若干；集成电路芯片有74LS148优先编码器、74LS138译码器、74LS20与非门。6.4.1测试编码器74LS148逻辑功能1.实验目的（1）熟悉引脚排列，验证其逻辑功能。（2）掌握逻辑功能及功能的测试方法。2.编码器74LS148逻辑功能测试74LS148逻辑功能测试电路如图6.22所示。6.4编码器、译码器返回55表6.14编码器74LS148逻辑功能测试记录表图6.2274LS148功能测试电路输

入输

出1××××××××000000000111111110×××××××10××××××110×××××1110××××11110×××111110××1111110×11111110561.实验目的（1）熟悉译码器的引脚排列，验证其逻辑功能。（2）掌握译码器的逻辑功能。（3）掌握译码器功能的测试方法。2.译码器74LS138逻辑功能测试74LS138逻辑功能测试电路如图6.23所示。6.4.2测试译码器74LS138逻辑功能57表6.15译码器74LS138逻辑功能测试记录表图6.2374LS138功能测试电路输

入输

出×1×××0××××1010101010101010000001010011100101110111581.实验目的（1）阅读分析译码器应用电路。（2）掌握译码器74LS138的典型应用。2.实验内容与步骤译码器74LS138的应用电路如图6.24所示。6.4.3译码器74LS138的应用图6.2474LS138应用电路59表6.16逻辑功能测试记录表输

入输

出实验数据分析（Y与A、B、C的关系）ABCY实验结论000001010011100101110111知识链接一

编码器74LS148

集成编码器74LS148是一个TTL型8线-3线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据输入线进行3线二进制优先编码输出，即对优先级最高位数据线进行编码。双列直插型74LS148引脚排列与实物图如图6.25所示，16脚接+5V电源，8脚接地。60（a）引脚排列图

（b）实物图图6.2574LS148引脚排列与实物图知识链接二

译码器74LS138集成译码器74LS138是一个3线-8线优先译码器，共有54/74S138和54/74LS138两种线路结构型式。双列直插型74LS138引脚排列与实物图如图6.26所示。61（a）引脚排列

（b）实物图图6.2674LS138引脚排列与实物图知识链接三

与非门74LS20

74LS20为两个4输入端与非门，即有两个同样的与非门，每个与非门有4个输入端，所以称为双4输入与非门。集成TTL与非门引脚排列与实物图如图6.27所示，芯片的14脚接+5V电源，7脚接地，1A~1D、2A~2D为输入端，1Y、2Y为输出端，NC为空脚。62（a）引脚排列

（b）实物图图6.2774LS20引脚排列与实物图63

本实验所需仪器、设备及元器件有数字电路实验箱、万用表及连接线若干；集成器件有4选1数据选择器74LS153、8选1数据选择器74LS151。6.5.1测试数据择器74LS153逻辑功能1.实验目的

（1）熟悉数据选择器74LS153的引脚排列，验证其逻辑功能。

（2）掌握74LS153的逻辑功能及功能的测试方法。2.实验内容与步骤

数据选择器74LS153、74LS151功能测试电路（框图）如图6.28所示。6.5数据选择器返回64表6.20数据选择器74LS153逻辑功能测试记录表（a）74LS153示意框图

（b）74LS151示意框图图6.28数据选择器逻辑功能测试接线图输

入输出实验数据分析D3

D2

D1

D0A

0Y实验结论××××0001001001001000××0001101110000651.实验目的（1）熟悉数据选择器74LS151的引脚排列，验证其逻辑功能。（2）掌握74LS151的逻辑功能及功能的测试方法。2.数据选择器74LS151逻辑功能测试按图6.28（b）所示电路连线，输入端D7~D0、A2、A1、A0、

接逻辑电平选择开关，输出端Y接电平指示灯。D7~D0为数据端，A2、A1、A0为地址选择端，

为使能端。将电平开关按表6.21置位，分别测试数据选择器输出端Y的逻辑状态填入表6.21中。

6.5.2测试数据择器74LS151逻辑功能66表6.2174LS151逻辑功能测试记录表输

入输出数据分析D7

D6

D5

D4D3

D2

D1

D0A2A1A0Y实验结论××××××××000000010000001000000100000100000010000001000000100000010000000×××000001010011100101110111100000000671.实验目的

（1）阅读分析数据选择器74LS151应用电路。

（2）掌握74LS151的典型应用电路。2.实验内容与步骤

用数据选择器74LS151组成的电路如图6.29所示。通过实验确定输出端Y与输入端变量A、B、C的函数关系。6.5.3数据选择器74LS151的应用68表6.22数据选择器74LS151应用电路测试记录表图6.2974LS151应用电路输

入输出数据分析D7

D6D5D4D3D2

D1

D0A

BCY实验结论111010001110100011101000111010001110100011101000111010001110100000000101001110010111011100000000知识链接一

数据选择器74LS153

74LS153为双4选1数据选择器，引脚排列与实物图如图6.30所示。A1、A0是公共的控制端（也称为地址端），D3~D0是数据输入端，Y是数据输出端。69（a）引脚排列

（b）实物图图6.3074LS153引脚排列与实物图知识链接二

数据选择器74LS151

74LS151为互补输出的8选1数据选择器，引脚排列与实物图如图6.31所示。70（a）引脚排列

（b）实物图图6.3174LS151引脚排列与实物图71本实验所需仪器、设备及元器件有数字电路实验箱、万用表及连接线若干；集成电路芯片为4位数值比较器74LS85。6.6.1测试数值比较器74LS85逻辑功能1.实验目的（1）熟悉数值比较器芯片74LS85引脚排列。（2）验证数值比较器逻辑功能并掌握其功能。（3）掌握比较器芯片功能的测试方法。2.实验内容与步骤74LS85功能测试电路如图6.33所示。6.6数值比较器返回72表6.2574LS85逻辑功能测试记录表

图6.3374LS85功能测试电路输

入输

出比较输入级联输入A3

B3A2

B2A1

B1A0

B0IA<BIA=BIA>BYA<BYA=BYA>B10000000××100000××××1000××××××10××××××××××××00000000000000000000000000101010000000001000001×

×0001×

××

×01×

××

××

×××××××××××××731.实验目的

（1）熟悉比较器的功能。

（2）熟悉比较器级联输入端的使用方法。

（3）掌握比较器的应用。2.实验内容与步骤

采用串联方式扩展数值比较器，利用2片4位数值比较器74LS85构成的8位数值比较器如图6.34所示。6.6.2数值比较器74LS85的应用74表6.2674LS85应用电路测试记录表图6.3474LS85应用电路输

入输

出比较输入（芯片1）级联输入（芯片2）A3A2A1A0B3B2

B1

B0IA<BIA=BIA>BYA<BYA=BYA>B10111010知识链接

数值比较器74LS85

在比较两个多位数的大小时，必须自高而低的逐位比较，而且只有在高位相等时，才需要比较低位。按照此思路设计出的中规模集成数值比较器品种较多，例如，TTL型74LS85为4位数值比较器。74LS85引脚排列与实物图如图6.35所示。75（a）引脚排列（b）实物图图6.3574LS85引脚排列与实物图76

本实验所需仪器、设备及元器件有数字电路实验箱、万用表及连接线若干；集成电路芯片有与非门74LS00（或CC4011）、74LS20（或CC4012）。6.7.13人简单多数表决器1.实验目的（1）了解组合逻辑电路的结构特点。（2）掌握组合逻辑电路的设计方法。（3）验证设计产品的逻辑功能。6.7多数表决器返回772.实验内容与步骤

利用实验室现有器件74LS00、74LS20与非门，设计一个3人多数表决电路，要求有2人或3人同意，表决结果通过。每人一个按键，如果同意则按下，不同意则不按，结果用指示灯表示，指示灯亮表明所需表决事件通过，不亮表明表决事件没有获得通过。设计步骤如下：

（1）首先进行逻辑抽象。3人表决时，有3个按键说明有3个输入变量，设为A、B、C，且按下为“1”，不按时为“0”。指示灯利用输出变量Y表示，事件表决获得通过灯亮，此状态设为“1”，反之为“0”。

（2）根据抽象的结果列出真值表真值表如表6.29所示。78（3）根据真值表写出最小项表达式表6.29真值表输入输

出ABCY0000001001000111100010111101111179变换后的与-非表达式为（4）化简与变换表达式（5）根据表达式画逻辑图图6.373人简单多数表决器电路80表6.303人简单多数表决器测试记录表2）多数表决器逻辑功能测试

按图6.37电路连线，输入端A、B、C接逻辑电平开关，1表示接高电平（+5V），输出端Y接逻辑电平指示，集成电路芯片的7脚接地，14脚接电源+5V。

将电平开关按表6.30置数，分别将输出端Y的设计值、测量值填入表6.30中。输入输出实验结论ABCY（设计值）Y（测量值）000001010011100101110111811.电路设计设计步骤如下：（1）进行逻辑抽象，3人表决时，有3个按键说明有3个输入变量，设为A、B、C，设B有否决权，且按下为“1”，不按时为“0”。输出变量为Y，事件表决获得通过灯亮，此状态设为“1”，反之为“0”。（2）列出真值表真值表如表6.31所示。6.7.23人多数表决器（其中一人拥有否决权）82（3）写出最小项表达式表6.31真值表输入输出ABCY00000010010001111000101011011111（4）化简与变换表达式832.电路功能测试（5）画出逻辑图

图6.383人多数表决器电路表6.323人多数表决器功能测试记录表（B拥有否决权）输入输出实验结论ABCY（设计值）Y（测量值）000001010011100101110111知识链接一

组合逻辑电路的设计方法组合逻辑电路设计是组合逻辑电路分析的逆过程，是根据给定的逻辑功能设计出能够实现这些功能的最简或最佳逻辑电路。组合逻辑电路的设计步骤包括以下几步：1.对给定的实际问题进行逻辑抽象任务是将设计问题转化为一个逻辑问题，确定输入与输出变量，并进行状态赋值，即确定0和1代表的意义。2.列出真值表3.写出最小项表达式4.逻辑函数的化简5.逻辑函数的变换6.画逻辑图84知识链接二

与非门CC4011、CC4012

CC4011为四个2输入端与非门，即有4个同样的与非门，每个与非门有两个输入端，所以称为四2输入与非门。引脚排列如图6.39（a）所示。CC4012为双4输入端与非门，引脚排列如图6.39（b）所示。85（a）CC4011（b）CC4012图6.39双列直插型集成电路引脚排列86

本实验所需仪器、设备及元器件有数字电路实验箱、万用表及连接线若干；集成电路芯片有四2输入与非门74LS00、双D触发器74LS74、双JK触发器74LS112。6.8.1基本RS触发器1.实验目的（1）熟悉基本RS触发器的组成。（2）验证基本RS触发器逻辑功能。（3）掌握基本RS触发器逻辑功能。2.测试基本RS逻辑功能

基本RS触发器功能测试电路如图6.41所示。6.8触发器返回87表6.34基本RS触发器逻辑功能测试记录表图6.41基本RS触发器输入初态输出功能说明

QnQn+1

010

011

100

101

110111000001881.实验目的（1）熟悉集成电路芯片74LS74引脚排列。（2）验证芯片74LS74逻辑功能。（3）掌握D触发器逻辑功能。2.测试D触发器74LS74逻辑功能74LS74功能测试电路如图6.42所示。

图6.4274LS74功能测试电路按图6.42所示电路连线，输入端接电平开关，CP

接实验箱单脉冲源；输出端Q接电平指示灯，触发器的7脚接地，14脚接+5V电源。特别注意芯片插座方向、集成电路芯片缺口位置及引脚排列。

将电平开关按表6.35置数，分别测出输出端的逻辑状态填入表6.35中。6.8.2D触发器89表6.3574LS74逻辑功能测试记录表图6.4274LS74功能测试电路时钟输入输出功能说明CP

DQnQn+1

×01×

×

×10×

×

×00×

×

↑1100

↑1101↑1110↑1111901.实验目的（1）熟悉集成电路芯片74LS112引脚排列。（2）验证芯片74LS112的逻辑功能。（3）掌握JK触发器逻辑功能。2.实验内容与步骤74LS112功能测试电路如图6.43所示。

图6.4374LS112功能测试电路

按图6.43所示电路连线，输入端接电平开关，CP

接实验箱单脉冲源；输出端Q接电平指示灯（发光二极管），触发器的8脚接地，16脚接电源+5V。特别注意芯片插座方向、集成电路芯片缺口位置及引脚排列。

将电平开关按表6.36置数，分别测出输出端的逻辑状态填入表6.36中。6.8.3JK触发器91表6.3674LS112逻辑功能测试记录表图6.4374LS112功能测试电路时钟输入输出功能说明CP

JKQn

Qn+1

×01×

×

×

×10×

×

×

×00×

×

×

↓11000↓11001↓11010↓11011↓11100↓11101↓11110↓11111921.实验目的（1）熟悉D触发器、JK触发器的逻辑功能。（2）掌握

触发器的逻辑功能。（3）掌握触发器功能转换方法。2.实验内容与步骤

2）D触发器转换为

触发器

触发器功能转换电路如图6.44所示。

按图6.44连线，CP接数字电路实验箱单脉冲源，Q接电平指示，触发器的7脚接地，14脚接+5V电源。6.8.4触发器93表6.37触发器状态测试记录表图6.44触发器电路时

钟输

入输

出功能说明CPDQnQn+1

↑10

↑0194表6.38逻辑功能测试记录表2）JK触发器转换为

触发器（a）JK接高电平（b）JK悬空图6.45触发器电路时钟输入输出功能说明CP

JKQn

Qn+1

↓11110↓11111知识链接一

集成双D触发器74LS74

74LS74内含两个独立的上升沿触发D触发器，芯片引脚排列及实物图如图6.46所示。95（a）引脚排列（b）实物图图6.4674LS74引脚排列与实物图知识链接二

集成双JK触发器74LS112

74LS112为双JK下降沿触发器（有预置端

、清除端

），芯片引脚排列及实物图如图6.47所示。96（a）引脚排列（b）实物图图6.4774LS112引脚排列与实物图97

本实验所需仪器、设备及元器件有数字电路实验箱、万用表及连接线若干；集成电路芯片有双D触发器74LS74、双JK触发器74LS112。6.9.14分频电路1.实验目的（1）熟悉

逻辑功能。（2）熟悉集成JK触发器的应用。（3）了解电路状态（Q1Q0）变化规律。（4）掌握电路状态Q1、Q0与CP的关系。2.实验内容与步骤

利用一片双JK触发器74LS112（或一片双D触发器74LS74）可构成4分频电路，电路如图6.48所示。实际把JK触发器转换成了

触发器。6.9集成触发器的应用返回98表6.41分频器电路状态测试记录表图6.484分频电路脉冲序列复位置位初

态次

态实验结论CP

Q1n

Q0nQ1n+1Q0n+101100111012111031111991.实验目的（1）熟悉D触发器的功能及应用。（2）学习用D触发器构成计数器及计数器功能测试的方法。（3）掌握计数器的逻辑功能。2.实验内容与步骤

由74LS74构成的4位二进制计数器电路如图6.49所示。6.9.2由74LS74构成4位二进制计数器电路100表6.42计数器功能测试记录表图6.494位二进制计数器电路CP个数Q3Q2Q1Q0十六进制数显示CP个数Q3Q2Q1Q0十六进制数显示0000091102113124135146157168171011.实验目的（1）学习用JK触发器构成计数器及计数器功能测试的方法。（2）掌握计数器的逻辑功能。2.实验内容与步骤由74LS112构成的4位二进制计数器电路如图6.50所示。6.9.3由74LS112构成4位二进制计数器电路102表6.43计数器功能测试记录表图6.504位二进制计数器电路CP个数Q3Q2Q1Q0十六进制显示CP个数Q3Q2Q1Q0十六进制显示000009110211312413514615716817知识链接

异步二进制计数器

能够累计CP脉冲（又称为计数脉冲）个数的逻辑电路称为计数器。计数器由没有空翻的触发器组成，计数器可以用于计数、分频、定时以及产生序列脉冲。所有的触发器受同一个CP脉冲控制时，称为同步计数器；所有的触发器不是受同一个CP脉冲控制时，称为异步计数器。计数器按照计数长度分类有二进制计数器、二—十进制计数器和任意进制计数器。按照计数器的状态变化规律分类有加法计数器、减法计数器和可逆计数器。103104

本实验所需仪器、设备及元器件有数字电路实验箱、万用表及连接线若干；集成电路芯片是4位通用移位寄存器74LS194。6.10.1测试74LS194逻辑功能1.实验目的（1）验证移位寄存器逻辑功能。（2）掌握74LS194逻辑功能。（3）掌握移位寄存器逻辑功能的测试方法。2.实验内容与步骤74LS194功能测试电路如图6.51所示。6.10移位寄存器返回105表6.4474LS194逻辑功能测试记录表图6.5174LS194逻辑功能测试电路输

入输

出清零方式时钟串行并行Q0

Q1Q2

Q3S1

S0CPDSL

DSRD0

D1D2D3000↑001111100↑001111111↑

001111111↑000000110↑101111110↑001111101↑011111101↑0011111061.实验目的（1）熟悉移位寄存器74LS194的应用。（2）熟悉8位移位寄存器的连接方法。（3）测试8位移位寄存器逻辑功能。2.实验内容与步骤

用两片74LS194接成8位双向移位寄存器，连接电路如图6.52所示。

按图6.52所示电路连线，输入端接电平开关，CP

接实验箱单脉冲源，输出端接电平指示灯，寄存器芯片的8脚接地，16脚接电源+5V。

将第1片的DSL接第2片的Q0端，第2片的DSR接第1片的Q3端，同时将两片的S0、S1、CLK分别并联。6.10.2移位寄存器74LS194的应用107表6.4574LS194逻辑功能测试记录表图6.52８位双向移位寄存器电路输

入输

出清零方式时钟串行并行Q0Q1Q2Q3Q4Q5Q6Q7S1

S0CLKDSL

DSRd0

d1d2d3d4d5d6d7011↑1111111111111↑1111111111101↑1011111111101↑1011111111101↑1011111111110↑0111111111110↑0111111111110↑0111111111知识链接

集成双向移位寄存器74LS194

194为4位双向移位寄存器，共有54194/74194、54S194/74S194和54LS194/74LS194三种线路结构形式。194芯片引脚排列与实物图如图6.53所示。108（a）引脚排列（b）实物图图6.5374194芯片引脚排列与实物图109

本实验所需仪器、设备及元器件有数字电路实验箱、万用表及连接线若干；集成电路芯片有74LS160计数器、74LS00与非门。6.11.1测试74LS160逻辑功能1.实验目的（1）验证74LS160的逻辑功能。（2）掌握74LS160的逻辑功能。（3）掌握集成计数器功能测试的方法。2.实验内容与步骤74LS160功能测试电路如图6.54所示。6.11集成计数器返回110表6.4874LS160功能测试记录表图6.5474LS160功能测试电路输

入输

出工作状态清零预置状态控制时钟并行数据EPETCPD3D2D1D0Q3Q2

Q1Q0

0011↑11111011↑11111011↑00

001111↑00

00

1111↑00

001111↑00

001111↑00

001111↑00

001111↑11111111↑11111111↑11111111↑11111111↑11111101↑11111110↑11111111.实验目的（1）熟悉74LS160的逻辑功能。（2）掌握用74LS160构成任意进制计数器的方法。（3）掌握计数器电路功能测试方法。2.六进制计数器电路由芯片74LS160和74LS00，采用同步置数法构成的六进制电路如图6.55所示。6.11.2计数器74LS160的应用112表6.49计数器电路功能测试记录表图6.55六进制计数器电路输

入输

出输

入输

出CP个数Q3Q2Q1Q0CP个数Q3Q2Q1Q0000004152637113表6.50六十进制计数器电路功能测试记录表2）六十进制计数器电路输

入输出输

入输

出CP个数Q7Q6Q5Q4Q3Q2Q1Q0CP个数Q7Q6Q5Q4Q3Q2Q1Q000000000030131232......28582959知识链接

集成二—十进制计数器74LS160

同步十进制加法计数器74LS160引脚排列及实物图如图6.57所示，功能表如表6.51所示。114（a）引脚排列（b）实物图图6.5774LS160芯片引脚排列与实物图115

本实验所需仪器、设备及元器件有数字电路实验箱、万用表、双踪示波器及连接线若干；集成电路芯片有74LS138译码器、74LS161计数器、74LS04反相器。6.12.1顺序脉冲发生器电路的应用1.实验目的（1）熟悉译码器74LS138的应用。（2）熟悉集成计数器74LS161的应用。（3）熟悉集成反相器74LS04的应用。（4）掌握用计数器和译码器构成顺序脉冲发生器的方法。2.实验内容与步骤

顺序脉冲发生器电路如图6.60所示，它由74LS138译码器、74LS161及反相器74LS04构成。6.12顺序脉冲发生器返回116

集成译码器74LS138是3线8线译码器。译码器将输入端的编码翻译成相应的高、低电平送到输出端。

集成计数器74LS161是4位二进制同步计数器。由CLK端输入计数脉冲CP，由Q2Q1Q0输出作为3位二进制计数器使用。

集成反相器74LS04是六反相器。为消除竞争-冒险现象，在74LS138的STA端加入选通脉冲

。图6.60顺序脉冲发生器电路1171.实验目的（1）熟悉顺序脉冲发生器电路的工作原理及功能测试方法。（2）熟悉双踪示波器的使用方法。2.实验内容与步骤1）顺序脉冲发生器逻辑功能测试

按图6.60所示电路连线，译码器74LS138、计数器74LS161、反相器74LS04的8脚接地，16脚接电源+5V。

将计数输入端CP接实验箱单脉冲发生器，将译码器的输出Y接在发光二极管上，每送入一个计数脉冲，观察输出的情况，将观察到的情况填入表6.52中。6.12.2测试电路功能1182）观察电路输入、输出波形用双踪示波器观察输入、输出端波形。示波器CH1通道接输入电路输入端时钟脉冲CP（频率为1000Hz），CH2通道接译码器输出端Y0。特别注意双踪示波器时基旋钮的位置要合适。表6.52顺序脉冲发生器功能测试记录表输入输

出（理论值）输

出（实验值）CP个数Y7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y00123456789知识连接一

顺序脉冲发生器

在某些数字系统（如计算机）中，经常需要一组在时间上有一定先后顺序、依次输出的脉冲信号，以便使各部分电路依次动作。顺序脉冲发生器就是用来产生这样顺序脉冲的。顺序脉冲发生器可以用移位寄存器构成。在顺序脉冲较多时，可以用计数器和译码器构成。图6.60所示电路是有8个顺序脉冲输出的顺序发生器的例子。119图6.61顺序脉冲发生器工作波形知识连接二

集成二进制计数器74LS161

集成二进制计数器品种很多，如加法计数器74LS161（异步清零）、十六进制（4位二进制）可逆计数器74LS191、可预置二进制可逆计数器74LS169、双4位二进制同步加法计数器CC4520等。4位二进制同步加法计数器74LS161引脚排列与逻辑功能示意图如图6.62所示。120（a）引脚排列（b）逻辑功能示意图图6.6274LS161芯片引脚排列与逻辑功能示意图知识连接三

集成六反相器74LS04

74LS04是TTL六反相器，引脚排列与实物图如图6.63所示。1A~6A为输入端，1Y~6Y为输出端，VCC为电源端，GND为接地端。

121（a）引脚排列（b）实物图图6.6374LS04芯片引脚排列与实物图122

本实验所需仪器、设备及元器件有数字电路实验箱、万用表、双踪示波器及连接线若干；集成电路芯片有CC40106施密特反相器1片及10kΩ、50kΩ电阻和0.022μF、1μF电容各1个。6.13.1测试CC40106功能1.实验目的（1）熟悉CC40106的功能测试方法。（2）掌握六施密特反相器CC40106的功能。2.实验内容与步骤

按图6.66所示电路列连线，输入端A接逻辑电平开关，并按表6.58置数，输出端Y接逻辑电平指示灯。集成电路芯片7脚接地，14脚接电源。6.13施密特触发器返回123表6.58CC40106功能测试记录表图6.66施密特反相器CC40106功能测试电路输入输

出输入输

出A1Y1UO/VA2Y2UO/V01101241.实验目的（1）熟悉施密特反相器CC40106的应用。（2）掌握脉冲产生电路的构成与工作原理。（3）熟悉脉冲电路输出波形测量方法。2.实验内容与步骤

多谐振荡器电路如图6.67（a）所示。它由施密特反相器CC40106和10kΩ电阻、0.022μF电容构成。电路工作波形如图6.67（b）所示。6.13.2施密特触发器CC40106的应用125表6.59多谐振荡器测试记录表图6.67多谐振荡器电路与工作波形电路参数输

出电阻R电容C周期T（μs）频率f（kHz）占空比q波形10kΩ0.022μF50kΩ1μF知识链接一

集成施密特触发器CC40106

集成施密特触发器主要有CMOS和TTL两大类，按其逻辑功能不同又可分为施密特反相器和施密特与非门。CC40106是CMOS六施密特反相器，即每片CC40106中有6个相同的施密特反相器，引脚排列与实物图如图6.68所示，A1~A6为输入端，Y1~Y6为输出端。126（a）引脚排列（b）实物图图6.68CC40106芯片引脚排列与实物图知识链接二

集成施密特触发器CT74LS132

CT74LS132为TTL四2输入施密特与非门，即每片74LS132中有4个相同的具有2个输入端的与非门，引脚排列如图6.70所示，A1~A4、B1~B4为输入端，Y1~Y4为输出端。CT74LS132逻辑功能同普通与非门，差异在于阈值电压不相同。127

图6.70CT74LS132引脚排列128

本实验所需仪器、设备及元器件有数字电路实验箱、万用表、双踪示波器及连接线若干；集成器件555定时器1片，5.1kΩ电阻2个，0.01μF、0.1μF电容各1个。6.14.1测试555定时器功能1.实验目的（1）熟悉555定时器功能测试方法。（2）掌握555定时器的功能。2.实验内容与步骤555功能测试电路如图6.71所示。6.14

555定时器129表6.60集成555定时器功能测试记录表图6.71555功能测试电路输

入输

出

（4脚）TH（6脚）

（2脚）OUT（3脚）电压UO/V（3脚）0××1001011101111301.实验目的（1）熟悉555定时器的应用。（2）掌握脉冲电路的构成与工作原理。（3）熟悉脉冲电路输出波形测量方法。2.实验内容与步骤

由555定时器和外围元件电阻、电容构成的多谐振荡电路如图6.72（a）所示。电路工作波形如图6.72（b）所示。6.14.2定时器555的应用131表6.61多谐振荡器测试记录表图6.72多谐振荡器电路与工作波形电路参数输

出电阻R1R2电容C电压UOH（V）周期T（μs）占空比q波

形5.1kΩ5.1kΩ0.1μF

3kΩ3kΩ0.33μF知识链接555定时器

555定时器是一种应用