存储器系统-课件

汇编语言程序设计

第三章存储器系统2020/12/271汇编语言程序设计

第三章存储器系统2020/12/27第三章存储器系统3.1存储器系统概述2020/12/272第三章存储器系统3.1存储器系统概述2020/12/2精品资料精品资料你怎么称呼老师？如果老师最后没有总结一节课的重点的难点，你是否会认为老师的教学方法需要改进？你所经历的课堂，是讲座式还是讨论式？教师的教鞭“不怕太阳晒，也不怕那风雨狂，只怕先生骂我笨，没有学问无颜见爹娘……”“太阳当空照，花儿对我笑，小鸟说早早早……”存储器系统-ppt课件4/3/20245

存储器处于现代计算机的中心地位2020/12/2754/2/20245

存储器处于现代计算机的中心地位2020/4/3/20246随着计算机系统处理能力提高，速度加快，对存储器系统也提出了更高的要求。容量大，速度快，价格低。（矛盾的要求）存储系统的速度接近存取速度最快的存储器，存储容量与容量最大的存储器相等或接近，单位容量的价格接近最便宜的存储器。设计分层次的存储器系统体系，对用户透明，综合考虑容量、速度、价格，建立合理的存储组合，满足系统对存储器在性能和价格方面的要求。计算机系统存储器的要求

2020/12/2764/2/20246随着计算机系统处理能力提高，速度加快，对存4/3/20247访存局部性原理：时间局部性；空间局部性。层次化存储系统将计算机访问频繁的数据存放在速度较高（单位价格也较高）的存储器中，将不频繁访问的数据存放在速度较慢但价格较低的存储介质中。设计合理的算法和操作系统调度机制，保证性能。计算机系统存储器的设计

2020/12/2774/2/20247访存局部性原理：计算机系统存储器的设计24/3/20248存储器的相关概念存储元存储单元2020/12/2784/2/20248存储器的相关概念存储元存储单元2020/14/3/202491、存储容量（MemoryCapacity）存储器由若干“存储单元”组成，每一单元存放一个“字节”的信息。1字节（BYTE）即为8位二进制数；2字节即为1个“字”（WORD）；4字节即为1个“双字”（DWORD）。存储容量以K为单位，1K容量为1024个单元1M=1024K=1024×1024单元1G=1024M1T=1024G一、计算机系统存储器的主要性能指标

2020/12/2794/2/202491、存储容量（MemoryCapacit4/3/2024102、存取时间（MemoryAccessTime）；一次操作完成时间

3、存储周期（MemoryCycleTime）；连续两次操作最小间隔（与存取时间有区别）4、可靠性（Reliability）；5、功耗与集成度（PowerLossandIntegrationLevel）；6、性能价格比（CostPerformance）；7、存取宽度（AccessWidth）：存储总线宽度，即CPU或I/O一次存取数据的位数或字节数。一、计算机系统存储器的主要性能指标

2020/12/27104/2/2024102、存取时间（MemoryAccess4/3/202411二、存储器分类1、 按存储介质分

半导体存储器：用半导体器件组成的存储器；

磁表面存储器：用磁性材料做成的存储器。2、 按存储器的读写功能分

只读存储器（ROM）：存储的内容是固定不变的，只能读出而不能写入的半导体存储器；

随机读写存储器（RAM）：既能读出又能写入的半导体存储器。3、 按存储器在计算机系统中的作用分

根据存储器在计算机系统中所起的作用，可分为：

主存、辅存、高速缓冲存储器、控制存储器等。2020/12/27114/2/202411二、存储器分类1、 按存储介质分2、 按4/3/202412磁介质存储器1、 磁芯存储器 早期的计算机系统使用磁环（磁芯）作为系统的主存储器。在磁环中心穿过导线，控制导线中电流的方向，实现0，1信号的写入；通过对读信号的不同感应，读出存储的信息。体积大，工艺复杂，制造成本高，可靠性低，读写速度慢。2、磁表面存储器

在金属或玻璃，塑料等材料表面使用磁性材料做成的存储器。主要有磁带，磁盘（硬盘，软盘）等。容量大，但存取速度慢，一般作为外部存储器。磁介质存储器：利用磁性材料的磁滞留特性（磁滞回线），实现对0，1信号的存储。2020/12/27124/2/202412磁介质存储器1、 磁芯存储器磁介质存储器4/3/202413半导体存储器的分类2020/12/27134/2/202413半导体存储器的分类2020/12/2714/3/2024141、RAM（随机访问存储器）：

静态RAM：集成度低，信息稳定，读写速度快；

动态RAM：集成度高，容量大，缺点是信息存储不稳定，只能保持几个毫秒，为此要不断进行“信息再生”，即进行“定时刷新”操作；

内存条：由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路，不断对所存信息进行“再生”。2020/12/27144/2/2024141、RAM（随机访问存储器）：2020/4/3/2024152、ROM：只读存储器，所存信息只能读出，不能写入。只读存储器定义优点缺点掩膜式ROM数据在芯片制造过程中就确定可靠性和集成度高，价格便宜不能重写一次编程(PROM)用户可自行改变产品中某些存储元可以根据用户需要编程只能一次性改写多次编程(EPROM)(EEPROM)可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据可以多次改写ROM中的内容2020/12/27154/2/2024152、ROM：只读存储器定义优点缺点掩膜式4/3/2024163、ROM/EPROM在微机系统中的应用

存放“基本输入/输出系统程序”（简称BIOS） BIOS是计算机最底层的系统管理程序，操作系统和用户程序均可调用。4、高速缓冲存储器Cache

Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置，应用程序不能访问Cache，目前Cache

常集成在CPU内部。2020/12/27164/2/2024163、ROM/EPROM在微机系统中的4/3/2024175、闪速存储器FlashMemory

闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。特点：(1)固有的非易失性；(2)廉价的高密度；(3)可直接执行；(4)在一定条件下可重写入；(5)固态性能。2020/12/27174/2/2024175、闪速存储器FlashMemory特4/3/202418闪速存储器的工作原理电擦除和重新编程能力 闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。28F256A引入一个指令寄存器来实现这种功能。其作用是：(1)保证TTL电平的控制信号输入；(2)在擦除和编程过程中稳定供电；(3)最大限度的与EPROM兼容。2020/12/27184/2/202418闪速存储器的工作原理电擦除和重新编程能力4/3/202419

(1)芯片技术

研究开发高性能芯片技术。 (2)结构技术

采用并行操作方式 双端口存储器

采用并行主存储器，提高读出并行性 多模块交叉存储器

主存储器采用更高速的技术来缩短存储器的读出时间

相联存储6、高速存储器

由于CPU和主存储器在速度上不匹配，限制了高速计算。 为了使CPU不至因为等待存储器读写操作的完成而空转，可以采取一些加速CPU和存储器之间有效传输的特殊措施。2020/12/27194/2/202419 (1)芯片技术6、高速存储器 由于C4/3/202420计算机存储系统的结构分为两类：冯·诺依曼结构：程序存储器和数据存储器在一个存储地址区间统一编址（80X86系列）。哈佛结构：程序存储器和数据存储器在不同的存储地址空间各自独立编址（MCS51系列）。存储器和I/O空间的编址存储器和I/O接口统一编址（MCS51系列）存储器和I/O接口各自独立编址（80X86系列）三、计算机存储系统的结构2020/12/27204/2/202420计算机存储系统的结构分为两类：三、计算机第三章存储器系统3.2存储器结构和原理2020/12/2721第三章存储器系统3.2存储器结构和原理2020/12/4/3/2024221、存储体

一个基本存储电路只能存储一个二进制位。将基本的存储电路有规则地组织起来，就是存储体。存储体又有不同的组织形式： 将各个字的同一位组织在一个芯片中，如：811816K*1（DRAM）； 将各个字的4位组织在一个芯片中，如：21141K*4（SRAM）； 将各个字的8位组织在一个芯片中，如：61162K*8（SRAM）。存储器（芯片）结构与存储原理2020/12/27224/2/2024221、存储体存储器（芯片）结构与存储原理24/3/2024232、外围电路

为了区别不同的存储单元，我们给每个存储单元一个编号——存储地址，通过地址来选择不同的存储单元。不同的存储地址是通过地址线不同状态组合来表示的。由于集成电路设计和制造工艺水平，实际电路应用原因，每个存储器芯片能够存储的数据字节数和位数都有一定的规格。如果存储容量需求超过单片存储器芯片存储容量，需要使用多片存储器芯片组合完成。2020/12/27234/2/2024232、外围电路2020/12/27234/3/2024242、外围电路

由于存储器芯片内部的每个存储单元都使用特定的地址线状态组合来标识，因此存储芯片内部必须有地址译码电路。当需要使用多片存储器芯片组合，实现大容量的存储系统时，必须分别选择和控制不同的存储器芯片数据输入/输出，即外部译码电路。 存储系统还需要控制读出、写入操作，信号驱动等功能，所以存储系统中要有地址译码器、片选控制端、

I/O电路控制、输出缓冲器等外围电路。2020/12/27244/2/2024242、外围电路2020/12/27244/3/202425(1)地址译码单译码方式——适用于小容量存储器，只有一个地址译码器（字译码）。16字×4位存储器译码电路和输入/输出控制地址线数据线控制线2020/12/27254/2/202425(1)地址译码16字×4位2020/14/3/202426双译码方式——地址译码器分成两个，可减少选择线的数目（复合译码）。例：1024*1的存储器2020/12/27264/2/202426双译码方式——地址译码器分成两个，可减少4/3/202427(2)驱动器

双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路；(3)I/O电路处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息（驱动，或三态隔离）。2020/12/27274/2/202427(2)驱动器2020/12/27274/3/202428(4)片选

当系统中有多个芯片时，只有当该存储器芯片的片选信号有效时，此时地址线上的地址信号和其它控制信号对本芯片才是有效的。2020/12/27284/2/202428(4)片选2020/12/27284/3/202429(5)输出驱动电路

为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。2020/12/27294/2/202429(5)输出驱动电路2020/12/274/3/202430

1M容量的存储器 地址范围：00000H～FFFFFH，地址线为20根；16M容量的存储器 地址范围：000000H～FFFFFFH，地址线为24根；4G容量的存储器 地址范围：0000,0000H～FFFF,FFFFH，地址线为32根。存储器的读写操作

系统为每个存储单元安排一个地址。地址为二进制数，习惯上写成16进制的形式，由CPU通过地址总线送到存储器地址译码器的输入。1、存储器容量由地址线“宽度”决定2020/12/27304/2/2024301M容量的存储器存储器的读4/3/202431例：容量为8KB（213B）的存储器地址范围：0000H～1FFFH，地址线为13根。2、存储器读写示意2020/12/27314/2/202431例：容量为8KB（213B）的存储器地址4/3/202432存储器读操作过程④某一存储单元的内容送往CPU数据线。①CPU通过地址线发出地址；②由地址译码器对地址进行“翻译”,选中某一存储单元；③CPU发出存储器读命令；①②③④2020/12/27324/2/202432存储器读操作过程④某一存储单元的内容送4/3/202433存储器写操作过程①CPU通过地址线发出地址，并把数据放到数据线上；③CPU发出存储器写命令；②由地址译码电路对地址线进行“翻译”，“选中”某一单元；④把数据线信息送入选中的存储单元。①②③④①2020/12/27334/2/202433存储器写操作过程①CPU通过地址线发出4/3/202434第三章存储器系统3.3微型计算机系统中的存储器组织2020/12/27344/2/202434第三章存储器系统3.3微型计算机系统4/3/202435现代计算机中的存储器处于全机中心地位

对存储器的要求是：

容量大，速度快，成本低

为解决三者之间的矛盾，目前通常采用多级存储器结构，即使用高速缓冲存储器、主存储器和外存储器。内部高速缓冲存储器内部存储器外部存储器2020/12/27354/2/202435现代计算机中的存储器处于全机中心地位对4/3/202436存储器的用途和特点名称简称用途特点高速缓冲存储器Cache高速存取指令和数据存储速度快，但存储容量小主存储器主存存放计算机运行期间大量的程序和数据存取速度较快，存储容量较大外存储器外存存放系统程序及各种应用程序、数据容量大，单位成本低，速度慢

合理配置高速缓冲存储器、主存储器和外存储器的规模，实现系统性能和价格的最优。2020/12/27364/2/202436存储器的用途和特点名称简称用途特点高速缓4/3/202437存储器的基本组织和存储容量的扩展

在实际的存储器系统中，根据实际应用的需要，往往由多个存储器芯片组成一个实际存储器，并与CPU连接。由于CPU通过三组总线分别与存储器系统、I/O接口芯片等连接，会出现一个输出驱动多个芯片输入（地址总线连接到所有存储器芯片和接口芯片），一个输入与多个芯片的输出连接（双向数据总线，既需要一对多的驱动，又需要多对一的选择）。因此，需要使用锁存器、驱动器、缓冲器、译码器等电路配合使用。了解74LS244,74LS245，74LS273,74LS373，74LS138，74LS139等型号集成电路的功能、作用和使用方法。2020/12/27374/2/202437存储器的基本组织和存储容量的扩展 在实际4/3/2024381、存储器的基本组织(1)与CPU的连接

主要是

地址线、控制线、数据线

的连接。(2)多个芯片连接

当设计要求的存储器容量与实际提供的存储器芯片容量不符时，需进行字和位扩展（多个芯片连接），组成所需要的实际的存储器容量例如：存储器容量为8K×8，若选用2114芯片(1K×4)，则需要：2020/12/27384/2/2024381、存储器的基本组织(1)与CPU的连4/3/202439存储器与CPU连接要注意的问题CPU总线的负载能力。当CPU总线需要连接较多的存储器和其他芯片时，为避免总线过载，需要使用缓冲器或总线驱动器，增加总线的驱动能力。各种信号线的配合与连接。地址线——单向，单独功能或与数据线复用，可能需要分时锁存。数据线——双向，输入/输出共用或分开，注意三态隔离。控制线——CPU的读写，选通控制，定时等。CPU时序与存储器存取速度之间的匹配。对于存取速度较慢的存储器，需要增加CPU等待周期。存储器的地址分配及片选信号的产生。合理分配ROM和RAM的地址空间，即系统区和用户区。扩展存储器容量时，正确选择相应的存储器芯片。2020/12/27394/2/202439存储器与CPU连接要注意的问题CPU总线4/3/202440位扩展法

如果存储器芯片容量符合设计要求，但存储位数不够，则需要进行位扩展，即扩展存储单元的数据位数。根据存储器芯片的规格和应用需要，一般数据位数为8、16、32位。只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有另外的选片要求，则在读/写时，这些芯片同时选通，即片选信号同时有效（并联）。例如：用8k×1的片子组成8k×8的存储器需8个芯片 地址线——需13根（并联至8个芯片） 数据线——需8根（每芯片1根） 控制线——CPU的读写线和存储器读写线对应（并联）2020/12/27404/2/202440位扩展法 如果存储器芯片容量符合设计要4/3/202441位扩展法2020/12/27414/2/202441位扩展法2020/12/27414/3/202442字扩展法（存储容量扩充）

当需要扩充存储容量是，就需要采用地址串联的方式，即使用地址译码电路来区分高位地址，利用其译码输出控制片选信号，选择不同的存储器芯片，而这些芯片的低位地址并联。地址译码电路可以根据不同的地址码状态组合，控制不同的输出端信号有效，实现片选。例如：用16K8位的芯片组成64K8位的存储器需4个芯片 地址线——共需16根 片内：14根（214=16384），并联选片：2根，作为译码器输入 数据线——8根，并联 控制线——CPU和存储器的读写线同名对接，并联2020/12/27424/2/202442字扩展法（存储容量扩充）4/3/202443最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001说明总地址片内A13A12……..A1A0选片A15A14地址片号存储系统地址空间分配表高位地址选择芯片，低位地址选择片内存储单元，共同构成完整的每一个存储单元地址。2020/12/27434/2/202443最低地址C00000,0000,00004/3/202444存储容量扩展电路连接图2020/12/27444/2/202444存储容量扩展电路连接图2020/12/24/3/202445用1k

4的存储器芯片2114组成2k

8的存储器字位同时扩展应用2020/12/27454/2/202445用1k4的存储器芯片21144/3/202446例：有若干片1K×8位的SRAM芯片，采用字扩展方法构成4KB存储器，问：

(1)需要多少片RAM芯片？

(2)该存储器需要多少地址位？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。

(4)给出地址译码器的逻辑表达式。存储容量扩展应用2020/12/27464/2/202446例：有若干片1K×8位的SRAM芯片，4/3/202447解：(1)需要4K/1K=4片SRAM芯片；(2)存储器容量4KB，需要12条地址线；(3)译码器的输出信号逻辑表达式为：存储容量扩展应用2020/12/27474/2/202447解：(1)需要4K/1K=4片S4/3/202448解：(4)根据芯片数及译码逻辑设计电路如下：存储容量扩展电路连接图2020/12/27484/2/202448解：(4)根据芯片数及译码逻辑设计电路4/3/202449例：设有若干片256K×8位的SRAM芯片，问：

(1)采用字扩展方法构成2MB的存储器需要多少SRAM芯片？

(2)该存储器需要多少位的地址总线？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W。解: (1)该存储器需要2048K/256K=8片SRAM芯片； (2)需要21条地址线，因为221=2048K，其中高3位用于8片芯片的片选，低18位作为每个存储器芯片的地址输入（寻址范围为256KB）。存储容量扩展应用2020/12/27494/2/202449例：设有若干片256K×8位的SRAM芯4/3/202450(3)该存储器与CPU连接：2020/12/27504/2/202450(3)该存储器与CPU连接：2020/4/3/2024512、存储器设计举例例：设计计算机的存储器系统，条件如下：(1) CPU的地址总线16根(A15~A0，A0为低位)；双向数据总线8根(D7~D0)，控制总线中与主存有关的信号有： MREQ，R/W；(2) 主存地址空间分配如下： 0～8191为系统程序区，由只读存储芯片组成； 8192～32767为用户程序区；最后（最大地址或称存储区最高端）2K地址空间为系统程序工作区；(3) 现有如下存储器芯片： EPROM：8K×8位（控制端仅有CS）； SRAM：16K×1位，2K×8位，4K×8位，8K×8位.2020/12/27514/2/2024512、存储器设计举例例：设计计算机的存储器4/3/202452解：(1)主存地址空间分布如图所示16根地址线寻址——64K0000~0FFFFH(65535)EPROM：8K×8位SRAM：16K×1位，2K×8位，4K×8位，8K×8位。如何选择存储器芯片？

请从上述芯片中选择适当芯片设