章-组合逻辑电路译码器

2.1组合逻辑分析2.2组合逻辑设计2.3组合逻辑电路的等价变换2.4编码器2.5译码器2.6数据选择器2.7加法器2.8数据比较器2.9奇偶校验器第2章组合逻辑返回目录

2.5译码器译码器是编码器的逆过程。是将输入的每个二进制代码翻译成对应的输出高、低电平。常用的译码器分为：☆

变量译码器。☆

码制变换译码器。☆

数字显示译码器。2.5译码器1、变量译码器变量译码器是表示输入状态的组合逻辑网络。⑴2线－4线变量译码器。2线－4线变量译码器是对输入的2位二进制数进行译码，具有22=4个输出。A1A0译码器A1A00011100111011010111101112线－4线变量译码器真值表:

由真值表直接写出用与非门实现的输出表达式。（小规模集成电路实现）中规模集成电路2-4译码器74139逻辑符号：输入二进制信号为：A1、A0。输出的译码信号为：选通信号为：BCD/DEC1、变量译码器11111&&&&A1A0A1A01XX11110001110001110101010110110111由74139逻辑电路图及真值表可以直接输出表达式。

合理选用选通信号，可以扩展译码器功能。2-4译码器功能表：01001000111中规模集成电路2-4译码器74139逻辑电路图11A0A1A2A3A1A01XX11110001110001110101010110110111常用的中规模集成电路有：74139、CC4556。

在一片集成电路中封装了两组独立的2-4译码器。例：将2-4译码器扩展为4-16译码器。012312ENBIN/OCT(1)012312ENBIN/OCT(2)012312ENBIN/OCT(3)012312ENBIN/OCT(4)012312ENBIN/OCT(5)A3A2A1A01514131211109876543210000011111111111111100001111111111111110100101111111111111011001111111111111101110100111111111110111101011111111111011111011011111111101111110111111111110111111110001111111011111111100111111101111111111010111110111111111110111111011111111111110011101111111111111101110111111111111111101011111111111111111101111111111111114-16译码器功能表(完全译码器）★

用译码器构成数据分配器DA1A0Y0Y1Y2Y3数据分配器原理框图用2-4译码器构成四输出数据分配器。只要将2-4译码器的选通端接为数据输入即可。DA1A000111D0111D1101D1111D111BCD/DECP28页：正逻辑和负逻辑通过真值表验证：

正与和负或是同一逻辑门的两种不同的名称。非之与＝或之非&&&&&&&&1111111&负逻辑与非门⑵3线－8线译码器3-8译码器原理电路图。为高有效。为低有效。正常译码条件:☆3-8译码器是A2、A1、A0三个变量的全部最小项译码输出，所以把这种译码器叫做最小项译码器。A2A1A0为地址码输入端⑵3线－8线译码器&&&&&&&&1111111&图2.233-8译码器⑵3线－8线译码器A2A1A001234567X1XXX111111110XXXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110正常译码条件：★3-8译码器逻辑符号。★

译码器有三位二进制输入，八路译码高、低电平输出。所以叫做3-8译码器。☆3-8译码器功能表非正常译码条件A0A1A2&BIN/OCT将3-8译码器扩展为4-16译码器。A3A2A1A00000000100100011010001010110011110001001101010111100110111101111扩展方法一：正常译码条件：扩展方法二：★3-8译码器功能扩展Ⅰ01BIN/OCT(1)&123456724Ⅰ01BIN/OCT(2)&1234567241Ⅰ01BIN/OCT(1)&123456724Ⅰ01BIN/OCT(2)&123456724由以上逻辑表达式可以列出二－十进制译码器功能表。（3）中规模集成二－十进制译码器（74LS42四线－十线译码器）&&&&&&&&&&11111111序号

输入

输出A3A2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7/Y8/Y900000011111111110001101111111120010110111111130011111011111140100111101111150101111101111601101111110111701111111111011810001111111101910011111111110伪码101011111111111011111111111111001111111111110111111111111110111111111111111111111111二－十进制译码器功能表★逻辑符号：☆

输入端A3~A0为8421BCD编码地址输入端。☆4－10译码器是非完全译码器。为十个译码输出端，且输出低电平有效。功能表：32100123456789000001111111110001101111111100101101111111001111101111110100111101111101011111101111011011111101110111111111101110001111111101100111111111101010111111111110111111111111110011111111111101111111111111101111111111111111111111111010~1111为无效输入组合。伪码BCD/DEC二－十进制译码器功能表★用4-10译码器构成3-8译码器。作3-8译码器输出。空脚不用。A3=0正常译码。1输出全“1”★4-10译码器功能扩展BCD/DEC例：用4-10译码器和2-4译码器构成5-32变量译码器。⒉

每片4-10译码器的A3作片选端。A3=0

正常译码，A3=1

禁止译码器输出。2-4译码器做片选译码器。⒈将4-10译码器接成3-8译码器，32输出共用四片4-10译码器。注意：5-32变量译码器也可以变成1:32数据分配器，只要将2-4译码器的EN端接成输入数据D即可。以上电路变为5地址输入的1:32路输出的数据分配器。BCD/DEC(1)BCD/DEC(2)BCD/DEC(3)BCD/DEC(4)BIN/OCT例：用4-10译码器和2-4译码器构成5-32变量译码器。

一个n变量输入的变量译码器，其输出包含了n个输入变量的全部最小项。用n变量译码器加上输出门就能实现任何形式的输入变量不大于n的组合逻辑函数。例：用译码器实现一组多输出函数。分析：三输入变量，多输出函数，用3-8译码器可以实现。方法1：用3-8译码器和与非门实现首先：将多输出函数写成最小项之和的形式，并变换为译码器反码输出形式。用与非门作为F1、F2、F3的输出门。（4）利用变量译码器实现组合逻辑函数

最后：只需要将输入变量A、B、C分别加到译码器地址输入端A2、A1、A0,用与非门作为F1、F2、F3的输出门。

多输出函数还可以通过填卡诺图方法，写出最小项之和的形式。&&&&BIN/OCT

首先：将多输出函数写成最大项之积的形式，并变换为译码器反码输出形式。用与门作为F1、F2、F3的输出门。注意：N变量函数用N地址译码器实现&&&BIN/OCT&方法2：用3-8译码器和与门实现。如果变量数M大于地址数N（M>N），要用“扩展法”。

本例要求用2－4译码器和与非门实现3变量函数。通过前面分析，3－8译码器可以实现3变量函数。即：N变量＝N地址,直接用N地址译码器实现。

如果要求用N地址实现M变量函数（M>N),即变量数>地址数，采用扩展法。即将2-4译码器扩展为3－8译码器，变为N地址实现N变量函数。

利用直接观察法填卡诺图，写出最小项之和表达式。并变换为译码器反码输出形式方法3：用2-4译码器和与非门实现。最后画出逻辑电路图0123BIN/OCT(1)12EN0123BIN/OCT(2)12EN&F3&F2&F11ABC方法3：用2-4译码器和与非门实现。ABCD0001111000011110ABCD00011110000111102、码制变换译码器码制变换译码器的功能是将一种码制转换为另一种码制。⑴码制变换设计举例例1:设计一个将余三码转换为8421BCD码的转换电路。解：首先列出转换真值表。ABCD0011010001010110011110001001101010111100WXYZ0000000100100011010001010110011110001001xxxxxx0000000011ABACDWXBCDABCD0001111000011110ABCD0001111000011110YZ111&&&&&&&&&&采用与非门实现：

解：设B3、B2、B1、B0表示输入二进制代码，G3、G2、G1、G0为转换电路输出的格雷码。用观察法直接写出：例1:设计一个将四位二进制码转换为格雷码的转换电路。B3B2B1B00000000011111111000011110000111100110011001100110101010101010101G3G2G1G0000000001111111

1000011111111000

0001111000011110

0011001100110011

0

如果要将格雷码转换为四位二进制码，方法完全相同。根据逻辑表达式采用异或门画出转换电路图：=1=1=1G3G2G1G0000000001111111

1000011111111000

0001111000011110

0011001100110011

00000000011111111000011110000111100110011001100110101010101010101B3B2B1B03、数字显示译码器

在数字系统中，需要将被测量及运算结果用十进制数码形式显示出来。这就需要用数字显示译码器来驱动LED、LCD、CRT等显示器件。LCD液晶显示器是LiquidCrystalDisplay的简称，LCD的构造是在两片平行的玻璃当中放置液态的晶体，两片玻璃中间有许多垂直和水平的细小电线，透过通电与否来控制杆状水晶分子改变方向，将光线折射出来产生画面。LED：利用注入式电致发光原理制作的二极管叫发光二极管，通称LED。LED的发光颜色和发光效率与制作LED的材料和工艺有关，目前广泛使用的有红、绿、蓝三种。由于LED工作电压低（仅1.5-3V），能主动发光且有一定亮度，寿命长（10万小时），广泛应用在大型显示设备中。

LED(LightEmittingDiode)发光二极管3、数字显示译码器⑴数字显示译码驱动电路LED按发光段分为七段和八段数码管。其字型显示为：

每种显示器件都有不同的驱动电路。不同的驱动电路要求有不同的显示译码电路。因此，先简单介绍显示器件及驱动电路。

发光二极管可以单独封装，也可以组合封装为LED数码管。

发光二极管按驱动方式又分为共阳极和共阴极接法。输入低有效输入高有效共阳极接法共阴极接法3、数字显示译码器①半导体发光二极管(LED)

发光二极管是将电能转换为光能的特殊器件。当外加正向电压时，发光二极管能发出各种颜色，供显示使用选择。输入高有效共阴极接法3、数字显示译码器图2.25共阴极电路①半导体发光二极管(LED)例：设计8421BCD七段显示译码电路。

解：译码、显示电路有两种接法，一种是共阳极接法，另一种是共阴极接法。本题采用共阳极设计。即：输出“0”表示LED段亮，输出“1”表示LED段灭DCBAabcdefg显示000000000010000110011111001000100102001100001103010010011004010101001005011001000006011100011117100000000008100100001009DCBA表示译码器输入的BCD代码。a~g表示输出的二进制代码。（用小规模集成电路设计）⑵七段译码显示电路设计举例DCBA0001111000011110a

由8421BCD七段显示译码真值表直接填卡诺图并进行化简。DCBAabcdefg显示000000000010000110011111001000100102001100001103010010011004010101001005011001000006011100011117100000000008100100001009⑵七段译码显示电路设计举例DCBA0001111000011110gDCBA0001111000011110fDCBA0001111000011110eDCBA0001111000011110dDCBA0001111000011110cDCBA0001111000011110b☆e和f不是最简与或式，目的是尽可能采用公共项。111&&&&&&&&&&&&&&&1根据设计画出逻辑电路图用与非门实现：每个段位两次求反，一次反演，即可画出用与非门实现的7段译码器电路图。根据设计画出逻辑电路图★A3~A0是字型译码器输入的BCD地址代码。★Ya

~Yg表示字型译码器的段位显示代码。并规定灯亮为“1”，不亮为“0”。所以输出为高电平，可以驱动共阴极LED数码管。★灯测试输入端★消隐输入端★灭“0”输入端★灭“0”输出端控制端(功能见功能表)：表示消隐输入/灭0输出端。☆☆7448七段字型译码器逻辑图及功能表：⑶中规模集成组件7448七段字型译码器若为0，则显示若低电平，则灭掉0若低电平，全部消隐若灭0，则输出7448逻辑图十A3A2A1A0abcdefg显示01100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X01101001111171X01111111000081X10001111111191X100111110011101X101010001101111X101110011001121X110010100011131X110111001011141X111010001111151X111110000000XXXXXX00000000100000000000000XXXXX1111