高等院校-数字逻辑-习题四

数字电子技术基础第四章组合逻辑电路PAGE140PAGE96习题四4.1填空题1．常用的组合电路的逻辑功能表示方法有、、逻辑图和等四种。2．将含有特定意义的数字或符号信息用二进制代码表示的过程称为__________，实现该功能的电路称为_____________。3．将二进制代码表示的信息翻译出来的过程称为_____________，实现该功能的电路称为____________。4．将多路输入数据在_____________信号的控制下，有选择地传送到输出端的过程称为数据选择，实现数据选择功能的电路称为_________________。5．对于优先编码器，当一位以上输入同时有效时，只对___________________的输入进行编码。6．译码器除具有译码功能外，还可构成_____________。7．数据选择器除具有数据选择的功能外，还可以构成___________和实现_______________功能。8．能实现对两个n位二进制数进行比较并判断其大小关系的逻辑电路称为数据比较器。对两个n位二进制数的比较过程是由______位到______位逐位进行比较的。9．格雷码的的特点是任意两个相邻码只有位不同。10．译码是编码的，即是将每个代码的的过程。11．判别一个电路中是否存在冒险现象的方法有和两种。12．（011010000010）8421BCD=（）5421BCD=（）余3码13．试列举出五种常用的集成组合逻辑部件，、、、、。14．n个输入端的二进制译码器，共有个输出端。对于每一组输入代码，有个输出端为有效电平。15．数据选择器是一种输入、输出的逻辑部件；数据分配器是一种输入、输出的逻辑部件。16．给68个字符编码，至少需要位二进制数。17．一位加法器有和两种。18．实际组合逻辑电路中，门电路存在延时，使信号经过不同路径到达同一点时会产生时差，这种时差称为_____________。它有可能使电路的输出产生错误,这种使电路产生的错误输出的现象称为组合逻辑电路的_____________，消除这一问题的方法有、、。19．四选一数据选择器，AB为地址信号，D0=D3=1，D1=C，D2=，当AB=00时，输出F=；当AB=10时，输出F=。20．十进制数（56）10转换为二进制数为，它的8421BCD码为，5421BCD码为，2421BCD码为。21．8421BCD码为（00110100）8421BCD的十进制数是，它转换为二进制数为。22．常用的有权码编码中，如3321，8421，2421，4421……编码方式唯一的是。4.2选择题1．组合逻辑电路的特点是（）A、含有记忆元件B、输出、输入间有反馈通路C、电路输出与以前状态有关D、全部由门电路构成2．已知各组合电路的输出F1——F4，的函数表达式分别为：F1=AB+CF2=AB+CD+BC，F3=+B，F4=（A+）（+），则不会产生竞争冒险的电路是（）A、电路1B、电路2C、电路3D、电路43．下列器件中，属于组合电路的有（）A、计数器和全加器B、寄存器和比较器]C、全加器和比较器D、计数器和寄存器4．十六选一数据选择器有（）位地址（选择）输入端。A、1B、2C、4D、85．八路数据分配器，其地址输入端有（）个A、4B、3C、2D、16．函数F=+C+AB+，当变量取值为（），不会出现冒险现象。A、B=C=1B、B=C=0C、A=1，C=0D、A=B=07．()码的特点是相邻两个代码之间仅有一位不同。A、BCDB、余3C、奇偶校验D、格雷8．与（19）10相对应的余3BCD码是（）A、（00101100）余3BCDB、（01001100）余3BCDC、（00110101）余3BCDD、（01011010）余3BCD9．（36.7）10的8421BCD码为（）A、（0110110.101）8421BCDB、（0011110.1110）8421BCDC、（00110110.0111）8421BCDD、（110110.111）8421BCD10．在BCD码中，属于有权码的编码是（）A、余3码B、循环码C、格雷码D、8421码11．用四选一数据选择器实现函数，应使（）A、D0=D2=0，D1=D3=1B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1D、D0=D1=1，D2=D3=012．一个译码器若有100个译码输出端，则译码输入端应有（）A、5个B、6个C、7个D、8个4.3判断题1．二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路（）2．优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效（）3．74LS147编码器要求任一时刻只允许一个输入端有信号（）4．5421BCD码属于有权码，但编码方式不唯一（）5．逻辑函数不存在冒险现象（）6．逻辑函数可以用与非门实现（）7．余3BCD码是无权码（）8．组合电路在逻辑功能上的特点是，任一时刻的输出，仅仅取决与该时刻的输入信号，而与输入信号作用前电路的历史状态无关（）。9．组合逻辑电路中，数据选择器可实现并行数据向串行数据的转换（）10．组合逻辑电路输出、输入间有反馈通路（）11．有竞争的存在，就一定产生冒险。（）4.4分析如图4.10.1所示的各电路的逻辑功能。((b)ABCD⊕⊕Y⊕(a)ABCY1Y2++图图4.10.1&&&&ABCF&&&&ABCF≥1(c)(d)4.5试设计一个三输入、一输出的判断电路，它的逻辑功能是，当三个输入信号中有奇数个为高电平时，输出才为高电平，否则输出为低电平。4.6试设计一个三输入、一输出的多数表决器。（三个输入多数为1时，其输出为1）4.7试设计一个三变量的一致电路。（当变量全部相同时，输出为1，否则输出为0）4.8试设计一个全减器，其输入是减数、被减数和低位的借位，输出是差数和向高位的借位。4.9试用四选一数据选择器产生下列函数（1）Z=A⊕B（2）Z=A⊙B（3）Z=∑m(0，2，4，5)（4）Z=∑m(0，3，12，13，14)4.10试用八选一数据选择器产生下列函数（1）Z=C++AB（２）Z=∑m(1，2，5，７)（3）Z=∑m(0，2，5，７，８，9，10，13，15)（4）Z=∑m(2，3，6，10，15)（5）Z＝∑m(0，2，７，８，13)4.11试用数据选择器实现下表所示的逻辑功能000110114.12试设计一个伪码检验电路，当输入四位二进制码为8421BCD伪码时，要求输出信号为1，否则输出为0。4.13试用3线——8线译码器74LS138实现下列逻辑函数：4.14试用74LS138译码器设计一个三输入奇偶校验器。4.15已知函数Y（A，B，C，D）=∑m（6，7，10，11，12，13，14，15），试分别用以下几种组件实现。（1）八选一数据选择器；（2）四线——十六线译码器和与非门（译码器输出低电平有效）；（3）与非门。4.16三个输入信号中，A的优先权最高，B次之，C最低，它们通过编码器分别由FA、FB、FC输出。要求同一时间只有一个信号输出，若两个以上信号同时输入时，优先权高的被输出，试设计该逻辑电路。4.17设计一个能实现两个两位二进制数乘法的组合逻辑电路。4.18试用八选一数据选择器和与非门分别设计一个三变量多数表决器。4.19试用一位二进制数比较器设计一个三位二进制数比较器。4.20用“与非门”设计一个一位数值范围指示器，当输入电路的十进制数大于等于5时，电路输出为1，否则输出为0。（输入电路的十进制数用8421BCD码表示）4.21设计一个将十进制数0—9的8421BCD码转换为余3码的逻辑电路。4.22某医院有