数字电子教案

第一章数字电路基础随着信息时代的到来，“数字”这两个字正以越来越高的频率出现在各个领域，数字手表、数字电视、数字通信、数字控制……数字化已成为当今电子技术的发展潮流。数字电路是数字电子技术的核心，是计算机和数字通信的硬件基础。本章首先介绍数字电路的一些基本概念及数字电路中常用的数制与码；然后讨论数字电路中二极管、三极管的工作方式；最后介绍数字逻辑中的基本逻辑运算、逻辑函数及其表示方法。从现在开始，你将跨入数字电子技术这一神奇的世界，去探索它的奥秘，认识它的精彩。1.1数字电路的基本概念一．模拟信号和数字信号电子电路中的信号可以分为两大类：模拟信号和数字信号。模拟信号——时间连续、数值也连续的信号。数字信号——时间上和数值上均是离散的信号。（如电子表的秒信号、生产流水线上记录零件个数的计数信号等。这些信号的变化发生在一系列离散的瞬间，其值也是离散的。）数字信号只有两个离散值，常用数字0和1来表示，注意，这里的0和1没有大小之分，只代表两种对立的状态，称为逻辑0和逻辑1，也称为二值数字逻辑。数字信号在电路中往往表现为突变的电压或电流，如图1.1.1所示。该信号有两个特点：图1.1.1典型的数字信号（1）信号只有两个电压值，5V和0V。我们可以用5V来表示逻辑1，用0V来表示逻辑0；当然也可以用0V来表示逻辑1，用5V来表示逻辑0。因此这两个电压值又常被称为图1.1.1典型的数字信号（2）信号从高电平变为低电平，或者从低电平变为高电平是一个突然变化的过程，这种信号又称为脉冲信号。二．正逻辑与负逻辑如上所述，数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0）。那么究竟是用哪个电平来表示哪个逻辑值呢？两种逻辑体制：(1)正逻辑体制规定：高电平为逻辑1，低电平为逻辑0。(2)负逻辑体制规定：低电平为逻辑1，高电平为逻辑0。如果采用正逻辑，图1.1.1所示的数字电压信号就成为如图1.1.2所示逻辑信号。图1.1.2逻辑信号三．数字信号的主要参数一个理想的周期性数字信号，可用以下几个参数来描绘，见图1.1.3。Vm——信号幅度。它表示电压波形变化的最大值。T——信号的重复周期。信号的重复频率f=1/T。tW——脉冲宽度。它表示脉冲的作用时间。q——占空比。它表示脉冲宽度tW占整个周期T的百分比，其定义为：图1.1.3理想的周期性数字信号图1.1.4所示为三个周期相同（T=20ms），但幅度、脉冲宽度及占空比各不相同的数字信号。图1.1.4周期相同的三个数字信号。（a）Vm=5Vq＜50%（b）Vm=3.6Vq＝50%（c）Vm=10Vq＞50%四．数字电路传递与处理数字信号的电子电路称为数字电路。数字电路与模拟电路相比主要有下列优点：（1）由于数字电路是以二值数字逻辑为基础的，只有0和1两个基本数字，易于用电路来实现，比如可用二极管、三极管的导通与截止这两个对立的状态来表示数字信号的逻辑0和逻辑1。（2）由数字电路组成的数字系统工作可靠，精度较高，抗干扰能力强。它可以通过整形很方便地去除叠加于传输信号上的噪声与干扰，还可利用差错控制技术对传输信号进行查错和纠错。（3）数字电路不仅能完成数值运算，而且能进行逻辑判断和运算，这在控制系统中是不可缺少的。（4）数字信息便于长期保存，比如可将数字信息存入磁盘、光盘等长期保存。（5）数字集成电路产品系列多、通用性强、成本低。由于具有一系列优点，数字电路在电子设备或电子系统中得到了越来越广泛的应用，计算机、计算器、电视机、音响系统、视频记录设备、光碟、长途电信及卫星系统等，无一不采用了数字系统。1.2数制一．几种常用的计数体制1．十进制(Decimal)2．二进制(Binary)3．十六进制(Hexadecimal)与八进制（Octal）二．不同数制之间的相互转换1．非十进制转换成十进制方法：将非十进制数写成按权展开式（每一位数码乘以位权）求和得到对应的十进制数例1.2.1将二进制数10011.101转换成十进制数。解：将每一位二进制数乘以位权，然后相加，可得(10011.101)B＝1×24＋0×23＋0×22＋1×21＋1×20＋1×2－1＋0×2－2＋1×2－3＝（19.625）D例1.2.2将十六进制数7A.58转换成十进制数。解：(7A.58)H＝7×161＋10×160＋5×16-1＋8×16—2＝112＋10＋0.3125＋0.03125＝(122.34375)D2.十进制转换成非十进制整数部分：除基取余法。例1.2.3将十进制数23转换成二进制数。解：根据“除2取余”法的原理，按如下步骤转换:则（23）D=（10111）B小数部分：乘基取整法。例1.2.4将十进制数（0.562）D转换成误差ε不大于2－6的二进制数。解：用“乘2取整”法，按如下步骤转换取整0.562×2＝1.124……1……b-10.124×2＝0.248……0……b-20.248×2＝0.496……0……b-30.496×2＝0.992……0……b-40.992×2＝1.984……1……b-5由于最后的小数0.984＞0.5，根据“四舍五入”的原则，b-6应为1。因此(0.562)D＝(0.100011)B其误差ε＜2－6。3．二进制转换成十六进制由于十六进制基数为16，而16＝24，因此，4位二进制数就相当于1位十六进制数。因此，可用“4位分组”法（整数部分从低位到高位，小数部分从高位到低位分，四位一组不够的用零补齐）将二进制数化为十六进制数。例1.2.5将二进制数1001101.100111转换成十六进制数解：（1001101.100111)B＝（01001101.10011100)B＝（4D.9C)H同理，若将二进制数转换为八进制数，可将二进制数分为3位一组，再将每组的3位二进制数转换成一位8进制即可。4．十六进制转换成二进制由于每位十六进制数对应于4位二进制数，因此，十六进制数转换成二进制数，只要将每一位变成4位二进制数，按位的高低依次排列即可。例1.2.6将十六进制数6E.3A5转换成二进制数。解：(6E.3A5)H＝(1101110．001110100101)B同理，若将八进制数转换为二进制数，只须将每一位变成3位二进制数，按位的高低依次排列即可。1.3二—十进制码由于数字系统是以二值数字逻辑为基础的，因此数字系统中的信息（包括数值、文字、控制命令等）都是用一定位数的二进制码表示的，这个二进制码称为代码。二进制编码方式有多种，二—十进制码，又称BCD码（Binary-Coded-Decimal），是其中一种常用的码。BCD码——用二进制代码来表示十进制的0～9十个数。要用二进制代码来表示十进制的0～9十个数，至少要用4位二进制数。4位二进制数有16种组合，可从这16种组合中选择10种组合分别来表示十进制的0～9十个数。选哪10种组合，有多种方案，这就形成了不同的BCD码。具有一定规律的常用的BCD码见表1.3.1。表1.3.1常用BCD码十进制数8421码2421码5421码余三码01234567890000000100100011010001010110011110001001000000010010001101001011110011011110111100000001001000110100100010011010101111000011010001010110011110001001101010111100位权8421b3b2b1b02421b3b2b1b05421b3b2b1b0无权注意，BCD码用4位二进制码表示的只是十进制数的一位。如果是多位十进制数，应先将每一位用BCD码表示，然后组合起来。例1.3.1将十进制数83分别用8421码、2421码和余3码表示。解：由表1.3.1可得(83)D＝（10000011)8421(83)D＝（11100011)2421(83)D＝（10110110）余3还有一种常用的四位无权码叫格雷码（Gray），其编码如表1.3.2所示。这种码看似无规律，它是按照“相邻性”编码的，即相邻两码之间只有一位数字不同。格雷码常用于模拟量的转换中，当模拟量发生微小变化而可能引起数字量发生变化时，格雷码仅改变1位，这样与其他码同时改变两位或多位的情况相比更为可靠，可减少出错的可能性。可用如图1.3.1所示的四变量卡诺图（在第三章介绍）帮助记忆格雷码的编码方式。表1.3.2格雷码十进制数G3G2G1G0012345678910111213141500000001001100100110011101010100110011011111111010101011100110001.4数字电路中的二极管与三极管一．二极管的开关特性1．二极管开关的静态特性图1.4.1二极管加正向电压图1.4.2二极管加反向电压可见，二极管在电路中表现为一个受外加电压vi控制的开关。当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的变化在“开”态与“关”态之间转换。这个转换过程就是二极管开关的动态特性。2．二极管开关的动态特性图1.4.3二极管开关的动态特性反向恢复过程——二极管从正向导通转为反向截止所经过的转换过程。图中：ts为存储时间，tt称为渡越时间，tre＝ts十tt称为反向恢复时间。3．产生反向恢复过程的原因产生反向恢复过程的的原因是电荷存储效应。二．三极管的开关特性1．三极管的三种工作状态三极管电路如、三极管的输出特性曲线及负载线如图所示。图1.4.5BJT的三种工作状态(a)电路（b）三种工作状态图解（1）当输入电压VI小于三极管发射结死区电压时，IB＝ICBO≈0，IC＝ICEO≈0，VCE≈VCC，三极管工作在截止区，对应图1.4.5（b）中的A点。三极管工作在截止区的特点就是电流很小，集电极回路中的c、e之间近似开路，相当于开关断开。（2）当输入电压VI为正值且大于死区电压时，三极管导通。若VI远大于发射结的正向压降VBE（硅管为0.7V），则有此时，若逐渐减小Rb，则IB逐渐增大，IC逐渐增大，VCE逐渐减小，工作点沿着负载线由A点→B点→C点→D点向上移动。在此期间，三极管工作在放大区，其特点为IC＝βIB。三极管在模拟电路中作放大用时就工作在这种状态。（3）保持VI不变，继续减小Rb，当VCE＝0.7V时，集电结由反偏变为零偏，称为临界饱和状态，对应图1.4.5（b）中的E点。此时的集电极电流称为集电极饱和电流，用ICS表示，基极电流称为基极临界饱和电流，用IBS表示，有若再减小Rb，IB会继续增加，但IC已接近于最大值VCC/RC，受VCC和RC的限制，不会再随IB的增加按β关系增加，三极管进入饱和状态。所以三极管工作在饱和状态的条件为IB＞IBS进入饱和状态后，IB增加时IC会略有增加，VCE＜0.7V，集电结变为正向偏置。所以也常把集电结和发射结均正偏作为三极管工作在饱和状态的条件。饱和时的VCE电压称为饱和压降VCES，其典型值为：VCES≈0.3V。三极管工作在饱和区的特点就是VCES很小，集电极回路中的c、e之间近似短路，相当于开关闭合。表1.4.1NPN型三极管三种工作状态的特点工作状态饱和放大截止条件IB≈00＜IB＜IBSIB＞IBS工作特点偏置情况发射结电压＜0.5V集电结反偏发射结正偏且VBE＞0.5V集电结反偏发射结正偏且VBE＞0.5V集电结正偏集电极电流IC≈0IC＝βIBIC＝ICS≈VCC/RC管压降VCE≈VCCVCE＝VCC－ICRCVCE＝VCES≈0.3V近似的等效电路c、e间等效内阻很大，约为数百千欧，相当于开关断开可变很小，约为数百欧，相当于开关闭合例1.4.1电路及参数如图1.4.6所示，设输入电压VI=3V，三极管的VBE=0.7V。（1）若β＝60，试判断三极管是否饱和，并求出IC和VO的值。（2）将RC改为6.8k，重复以上计算。（3）将RC改为6.8k，再将Rb改为60k，重复以上计算。（4）将RC改为6.8k，再将β改为100，重复以上计算。解：根据饱和条件IB＞IBS解题。（1）∵IB＞IBS∴三极管饱和。。（2）IB不变，仍为0.023mA∵IB＜IBS∴三极管处在放大状态。。（3）IBS≈0.029mA∵IB＞IBS∴三极管饱和。。（4）IB≈0.023mA∵IB＞IBS∴三极管饱和。。由上例可见，Rb、RC、β等参数都能决定三极管是否饱和。将式（1.4.3）、（1.4.5）代入式（1.4.6），则饱和条件变为：＞即在VI一定（要保证发射结正偏）和VCC一定的条件下，Rb越小，β越大，RC越大，三极管越容易饱和。在数字电路中总是合理地选择这几个参数，使三极管在导通时为饱和导通。2．三极管开关的动态特性同二极管一样，给三极管加上脉冲信号，三极管时而截止，时而饱和导通。三极管在两种状态之间相互转换时，其内部电荷也有一个“消散”和“建立”的过程，也需要一定的时间。这就是我们要研究的动态特性。图1.4.7BJT开关的动态特性（a）输入电压波形（b）理想的集电极电流波形（c）实际的集电极电流波形为描述其动态过程，引入如下4个开关参数：延迟时间td——从输入信号vi正跳变的瞬间开始，到集电极电流iC上升到0.1ICS所需的时间。是给发射结的结电容充电。使空间电荷区逐渐由宽变窄所需要的时间。上升时间tr——集电极电流从0.1ICS上升到0.9ICS所需的时间。是给发射结的扩散电容充电，即在基区逐渐积累电子，形成一定的浓度梯度所需的时间。存储时间ts——从输入信号vi下跳变的瞬间开始，到集电极电流iC下降到0.9ICS所需的时间。是消散超量存储电荷所需的时间。饱和越深，超量存储电荷越多，存贮时间tS越长；而反向基极电流越大，超量存贮电和消散得越快，tS越短。下降时间tf——集电极电流从0.9ICS下降到0.1ICS所需的时间。是继续消散临界饱和状态时为建立浓度梯度而在基区中积累的电荷，即给发射结的扩散电容放电所需的时间。其中：td和tr之和称为开通时间ton，即ton=td+tr；ts和tf之和称为关闭时间toff，即toff=ts+tf。三极管的开启时间和关闭时间总称为三极管的开关时间，一般为几个纳秒到几十纳秒。三极管的开关时间对电路的开关速度影响很大，开关时间越小，电路的开关速度越高。1.5基本逻辑运算数字电路实现的是逻辑关系。逻辑关系是指某事物的条件（或原因）与结果之间的关系。逻辑关系常用逻辑函数来描述。一．基本逻辑运算逻辑代数中只有三种基本运算：与、或、非。1．与运算

与运算——只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。（1）可以用列表的方式表示上述逻辑关系，称为真值表。（2）如果用二值逻辑0和1来表示，并设1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，则得到如图1.5.1（c）所示的表格，称为逻辑真值表。（3）若用逻辑表达式来描述，则可写为与运算的规则为：“有0出0全1出1”。（4）在数字电路中能实现与运算的电路称为与门电路，其逻辑符号如图（d）所示。与运算可以推广到多变量：……2．或运算

或运算——当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。图1.5.2或逻辑运算（a）电路图（b）真值表（c）逻辑真值表（d）逻辑符号或运算的真值表如图1.5.2（b）所示，逻辑真值表如图1.5.2（c）所示。若用逻辑表达式来描述，则可写为L＝A+B或运算的规则为：“有1出1全0出0”。在数字电路中能实现或运算的电路称为或门电路，其逻辑符号如图（d）所示。或运算也可以推广到多变量：……3．非运算非运算——某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。例如图1.5.3（a）所示的电路，当开关A闭合时，灯不亮；而当A不闭合时，灯亮。其真值表如图1.5.3（b）所示，逻辑真值表如图1.5.3（c）所示。若用逻辑表达式来描述，则可写为:非运算的规则为：“进0出1进1出0”。在数字电路中实现非运算的电路称为非门电路，其逻辑符号如图1.5.3（d）所示。图1.5.3非逻辑运算（a）电路图（b）真值表（c）逻辑真值表（d）逻辑符号二．其他常用逻辑运算任何复杂的逻辑运算都可以由这三种基本逻辑运算组合而成。在实际应用中为了减少逻辑门的数目，使数字电路的设计更方便，还常常使用其他几种常用逻辑运算。1．与非与非是由与运算和非运算组合而成，如图1.5.4所示。图1.5.4与非逻辑运算（a）逻辑真值表（b）逻辑符号2．或非或非是由或运算和非运算组合而成，如图1.5.5所示。图1.5.5或非逻辑运算（a）逻辑真值表（b）逻辑符号3．异或异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。异或的逻辑真值表和相应逻辑门的符号如图1.5.6所示。图1.5.6异或逻辑运算（a）逻辑真值表（b）逻辑符号1.6逻辑函数及其表示方法描述逻辑关系的函数称为逻辑函数，前面讨论的与、或、非、与非、或非、异或都是逻辑函数。逻辑函数是从生活和生产实践中抽象出来的，但是只有那些能明确地用“是”或“否”作出回答的事物，才能定义为逻辑函数。一．逻辑函数的建立例1.6.1三个人表决一件事情，结果按“少数服从多数”的原则决定，试建立该逻辑函数。解：第一步：设置自变量和因变量。将三人的意见设置为自变量A、B、C，并规定只能有同意或不同意两种意见。将表决结果设置为因变量L，显然也只有两个情况。第二步：状态赋值。对于自变量A、B、C设：同意为逻辑“1”，不同意为逻辑“0”。对于因变量L设：事情通过为逻辑“1”，没通过为逻辑“0”。第三步：根据题义及上述规定列出函数的真值表如表1.6.1所示。由真值表可以看出，当自变量A、B、C取确定值后，因变量L的值就完全确定了。所以，L就是A、B、C的函数。A、B、C常称为输入逻辑变量，L称为输出逻辑变量。一般地说，若输入逻辑变量A、B、C…的取值确定以后，输出逻辑变量L的值也唯一地确定了，就称L是A、B、C…的逻辑函数，写作：L=f（A，B，C…）逻辑函数与普通代数中的函数相比较，有两个突出的特点：（1）逻辑变量和逻辑函数只能取两个值0和1。（2）函数和变量之间的关系是由“与”、“或”、“非”三种基本运算决定的。表1.6.1例1.6.1真值表ABCL00000101001110010111011100010111二．逻辑函数的表示方法一个逻辑函数有四种表示方法，即真值表、函数表达式、逻辑图和卡诺图。这里先介绍前三种。1．真值表真值表是将输入逻辑变量的各种可能取值和相应的函数值排列在一起而组成的表格。为避免遗漏，各变量的取值组合应按照二进制递增的次序排列。真值表的特点：（1）直观明了。输入变量取值一旦确定后，即可在真值表中查出相应的函数值。（2）把一个实际的逻辑问题抽象成一个逻辑函数时，使用真值表是最方便的。所以，在设计逻辑电路时，总是先根据设计要求列出真值表。（3）真值表的缺点是，当变量比较多时，表比较大，显得过于繁琐。2．函数表达式函数表达式就是由逻辑变量和“与”、“或”、“非”三种运算符所构成的表达式。由真值表可以转换为函数表达式，方法为：在真值表中依次找出函数值等于1的变量组合，变量值为1的写成原变量，变量值为0的写成反变量，把组合中各个变量相乘。这样，对应于函数值为1的每一个变量组合就可以写成一个乘积项。然后，把这些乘积项相加，就得到相应的函数表达式了。例如，用此方法可以直接由表1.5.1写出“三人表决”函数的逻辑表达式：反之，由表达式也可以转换成真值表，方法为：画出真值表的表格，将变量及变量的所有取值组合按照二进制递增的次序列入表格左边，然后按照表达式，依次对变量的各种取值组合进行运算，求出相应的函数值，填入表格右边对应的位置，即得真值表。例1.6.2列出函数的真值表。解：该函数有两个变量，有4种取值的可能组合，将他们按顺序排列起来即得真值表，如表1.6.2所示。表1.6.2的真值表ABL0001101110013．逻辑图逻辑图就是由逻辑符号及它们之间的连线而构成的图形。由函数表达式可以画出其相应的逻辑图。例1.6.3画出逻辑函数的逻辑图。解：如图1.6.1所示。由逻辑图也可以写出其相应的函数表达式。例1.6.4写出如图1.6.2所示6逻辑图的函数表达式。图1.6.1例1.6.3的逻辑图图1.6.2例1.6.4的逻辑图解：该逻辑图是由基本的“与”、“或”逻辑符号组成的，可由输入至输出逐步写出逻辑表达式：1.7逻辑代数逻辑代数和普通代数一样，有一套完整的运算规则，包括公理、定理和定律，用它们对逻辑函数式进行处理，可以完成对电路的化简、变换、分析与设计。一．逻辑代数的基本公式包括9个定律，其中有的定律与普通代数相似，有的定律与普通代数不同，使用时切勿混淆。表1.7.1逻辑代数的基本公式名称公式1公式20—1律互补律重叠律交换律结合律分配律反演律吸收律还原律表中略为复杂的公式可用其他更简单的公式来证明。例1.7.1证明吸收律证：表中的公式还可以用真值表来证明，即检验等式两边函数的真值表是否一致。例1.7.2用真值表证明反演律和证：分别列出两公式等号两边函数的真值表即可得证，见表3.1.2和表3.1.3表1.7.2证明AB0001101111101110表1.7.3证明AB0001101110001000反演律又称摩根定律，是非常重要又非常有用的公式，它经常用于逻辑函数的变换，以下是它的两个变形公式，也是常用的。二．逻辑代数的基本规则代入规则代入规则的基本内容是：对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。利用代入规则可以方便地扩展公式。例如，在反演律中用BC去代替等式中的B，则新的等式仍成立：对偶规则将一个逻辑函数L进行下列变换：·→＋，＋→·0→1，1→0所得新函数表达式叫做L的对偶式，用表示。对偶规则的基本内容是：如果两个逻辑函数表达式相等，那么它们的对偶式也一定相等。利用对偶规则可以帮助我们减少公式的记忆量。例如，表3.1.1中的公式l和公式2就互为对偶，只需记住一边的公式就可以了。因为利用对偶规则，不难得出另一边的公式。反演规则将一个逻辑函数L进行下列变换：·→＋，＋→·；0→1，1→0；原变量→反变量，反变量→原变量。所得新函数表达式叫做L的反函数，用表示。利用反演规则，可以非常方便地求得一个函数的反函数例1.7.3求函数的反函数。解：例1.7.4求函数的反函数。解：在应用反演规则求反函数时要注意以下两点：变换前后保持运算的优先顺序不变，必要时加括号表明，如例1.7.3。变换中，几个变量（一个以上）的公共非号保持不变，如例1.7.4。三．逻辑函数的代数化简法1．逻辑函数式的常见形式一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相转换。常见的逻辑式主要有5种形式，例如：与—或表达式或—与表达式与非—与非表达式或非—或非表达式与—或非表达式在上述多种表达式中，与—或表达式是逻辑函数的最基本表达形式。因此，在化简逻辑函数时，通常是将逻辑式化简成最简与—或表达式，然后再根据需要转换成其他形式。2．最简与—或表达式的标准（1）与项最少，即表达式中“+”号最少。（2）每个与项中的变量数最少，即表达式中“·”号最少。3．用代数法化简逻辑函数用代数法化简逻辑函数，就是直接利用逻辑代数的基本公式和基本规则进行化简。代数法化简没有固定的步骤，常用的化简方法有以下几种。（1）并项法。运用公式，将两项合并为一项，消去一个变量。如（2）吸收法。运用吸收律消去多余的与项。如（3）消去法。运用吸收律消去多余的因子。如（4）配项法。先通过乘以（=1）或加上（=0），增加必要的乘积项，再用以上方法化简。如在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简。下面再举几个例子。例1.7.5化简逻辑函数解：例1.7.6化简逻辑函数解：（利用）（利用）（利用）例1.7.7化简逻辑函数解：（利用反演律）（利用）（利用）（配项法）（利用）（利用）例1.7.8化简逻辑函数解法1：（增加冗余项）（消去1个冗余项）（再消去1个冗余项）解法2：（增加冗余项）（消去1个冗余项）（再消去1个冗余项）由上例可知，逻辑函数的化简结果不是唯一的。代数化简法的优点是不受变量数目的限制。缺点是：没有固定的步骤可循；需要熟练运用各种公式和定理；需要一定的技巧和经验；有时很难判定化简结果是否最简。1.8逻辑函数的卡诺图化简法本节介绍一种比代数法更简便、直观的化简逻辑函数的方法。它是一种图形法，是由美国工程师卡诺（Karnaugh）发明的，所以称为卡诺图化简法。一．最小项的定义与性质1．最小项的定义在n个变量的逻辑函数中，m为包含全部变量的乘积项，其中每个变量在该乘积项中可以以原变量的形式出现，也可以以反变量的形式出现，但只能出现一次，那么m称为该函数的最小项。n变量逻辑函数的全部最小项共有2n个。如三变量逻辑函数L=f（A,B,C）的最小项共有23=8个，列入表中。表1.8.1三变量逻辑函数的最小项及编号最小项变量取值编号ABC000001010011100101110111m0m1m2m3m4m5m6m72．最小项的基本性质以三变量为例说明最小项的性质，列出三变量全部最小项的真值表如表1.8.2所示。表1.8.2三变量全部最小项的真值表变量m0m1m2m3m4m5m6m7ABC0000010100111001011101111000000001000000001000000001000000001000000001000000001000000001从表1.8.2中可以看出最小项具有以下几个性质：（1）对于任意一个最小项，只有一组变量取值使它的值为1，而其余各种变量取值均使它的值为0。（2）不同的最小项，使它的值为1的那组变量取值也不同。（3）对于变量的任一组取值，任意两个最小项的乘积为0。（4）对于变量的任一组取值，全体最小项的和为1。二．逻辑函数的最小项表达式任何一个逻辑函数表达式都可以转换为一组最小项之和，称为最小项表达式。例1.8.1将逻辑函数L（A,B,C）转换成最小项表达式解：该函数为三变量函数，而表达式中每项只含有两个变量，不是最小项。要变为最小项，就应补齐缺少的变量，办法为将各项乘以1，如AB项乘以。L（A,B,C）=m7+m6+m3+m1为了简化，也可用最小项下标编号来表示最小项，故上式也可写为L（A,B,C）=∑m（1,3,6,7）要把非“与—或表达式”的逻辑函数变换成最小项表达式，应先将其变成“与—或表达式”再转换。式中有很长的非号时，先把非号去掉。例1.8.2将逻辑函数F（A,B,C）转换成最小项表达式解：F（A,B,C）=m7+m6+m3+m5=∑m（3,5,6,7）三．卡诺图1．相邻最小项如果两个最小项中只有一个变量不同，则称这两个最小项为逻辑相邻，简称相邻项。如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。如可见，利用相邻项的合并可以进行逻辑函数化简。有没有办法能够更直观地看出各最小项之间的相邻性呢？有。这就是卡诺图。卡诺图是用小方格来表示最小项，一个小方格代表一个最小项，然后将这些最小项按照相邻性排列起来。即用小方格几何位置上的相邻性来表示最小项逻辑上的相邻性。卡诺图实际上是真值表的一种变形，一个逻辑函数的真值表有多少行，卡诺图就有多少个小方格。所不同的是真值表中的最小项是按照二进制加法规律排列的，而卡诺图中的最小项则是按照相邻性排列的。2．卡诺图的结构（1）二变量卡诺图。(a)(b)(a)(b)mABmAB1m03mABAB2AB0001111001B01A（2）三变量卡诺图。（3）四变量卡诺图。仔细观察可以发现，卡诺图具有很强的相邻性。首先是直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。其次是对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具有相邻性。四．用卡诺图表示逻辑函数1．从真值表到卡诺图例1.8.3某逻辑函数的真值表如表1.8.3所示，用卡诺图表示该逻辑函数。解：该函数为三变量，先画出三变量卡诺图，然后根据表1.8.3将8个最小项L的取值0或者1填入卡诺图中对应的8个小方格中即可，如图1.8.4所示。表1.8.3真值表ABCL00000101001110010111011100010111图1.8.4例1.8.3的卡诺图2．从逻辑表达式到卡诺图（1）如果逻辑表达式为最小项表达式，则只要将函数式中出现的最小项在卡诺图对应的小方格中填入1，没出现的最小项则在卡诺图对应的小方格中填入0。例1.8.4用卡诺图表示逻辑函数解：该函数为三变量，且为最小项表达式，写成简化形式然后画出三变量卡诺图，将卡诺图中m0、m3、m6、m7对应的小方格填1，其他小方格填0。（2）如果逻辑表达式不是最小项表达式，但是“与—或表达式”，可将其先化成最小项表达式，再填入卡诺图。也可直接填入，直接填入的具体方法是：分别找出每一个与项所包含的所有小方格，全部填入1。例1.8.5用卡诺图表示逻辑函数图1.8.5例1.8.4的卡诺图图1.8.6例1.8.5的卡诺图（3）如果逻辑表达式不是“与—或表达式”，可先将其化成“与—或表达式”再填入卡诺图。1.8.5逻辑函数的卡诺图化简法1．卡诺图化简逻辑函数的原理（1）2个相邻的最小项结合（用一个包围圈表示），可以消去1个取值不同的变量而合并为l项，如图1.8.7所示。（2）4个相邻的最小项结合（用一个包围圈表示），可以消去2个取值不同的变量而合并为l项，如图1.8.8所示。（3）8个相邻的最小项结合（用一个包围圈表示），可以消去3个取值不同的变量而合并为l项，如图1.8.9所示。图1.8.72个相邻的最小项合并图1.8.84个相邻的最小项合并图1.8.98个相邻的最小项合并总之，2n个相邻的最小项结合，可以消去n个取值不同的变量而合并为l项。2．用卡诺图合并最小项的原则用卡诺图化简逻辑函数，就是在卡诺图中找相邻的最小项，即画圈。为了保证将逻辑函数化到最简，画圈时必须遵循以下原则：（1）圈要尽可能大，这样消去的变量就多。但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。要特别注意对边相邻性和四角相邻性。（2）圈的个数尽量少，这样化简后的逻辑函数的与项就少。（3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。（4）取值为1的方格可以被重复圈在不同的包围圈中，但在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。3．用卡诺图化简逻辑函数的步骤画出逻辑函数的卡诺图。（2）合并相邻的最小项，即根据前述原则画圈。（3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与—或表达式。例1.8.6用卡诺图化简逻辑函数：L（A,B,C,D）=∑m（0,2,3,4,6,7,10,11,13,14,15）解：（1）由表达式画出卡诺图如图1.8.10所示画包围圈合并最小项，得简化的与—或表达式:注意图中的包围圈是利用了对边相邻性。例1.8.7用卡诺图化简逻辑函数：解：（1）由表达式画出卡诺图如图1.8.11所示。（2）画包围圈合并最小项，得简化的与—或表达式:图1.8.10例1.8.6卡诺图图1.8.11例1.8.7卡诺图注意：图中的虚线圈是多余的，应去掉；图中的包围圈是利用了四角相邻性。例1.8.8某逻辑函数的真值表如表1.8.4所示，用卡诺图化简该逻辑函数。表1.8.4例1.8.8真值表ABCL00000101001110010111011101111110解法1：（1）由真值表画出卡诺图，如图1.8.12所示（2）画包围圈合并最小项，如图1.8.12（a）所示，得简化的与—或表达式：解法2：（1）由表达式画出卡诺图，如图1.8.12所示（2）画包围圈合并最小项，如图1.8.12（b）所示，得简化的与—或表达式：图1.8.12例1.8.8卡诺图（a）解法1（b）解法2通过这个例子可以看出，一个逻辑函数的真值表是唯一的，卡诺图也是唯一的，但化简结果有时不是唯一的。4．卡诺图化简逻辑函数的另一种方法——圈0法如果一个逻辑函数用卡诺图表示后，里面的0很少且相邻性很强，这时用圈0法更简便。但要注意，圈0后，应写出反函数，再取非，得原函数。例1.8.9已知逻辑函数的卡诺图如图1.8.13所示，分别用“圈0法”和“圈1法”写出其最简与—或式。解：（1）用圈0法画包围圈如图1.8.13（a）所示，得对取非，得：（2）用圈1法画包围圈如图1.8.13（b）所示，得：图1.8.13例1.8.9的卡诺图（a）圈0的卡诺图（b）圈1的卡诺图1.8.6具有无关项的逻辑函数的化简1．什么是无关项例1.8.10：在十字路口有红绿黄三色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间逻辑关系。解：设红、绿、黄灯分别用A、B、C表示，且灯亮为1，灯灭为0。车用L表示，车行L=1，车停L=0。列出该函数的真值表如表1.8.5所示。表1.8.5真值表红灯A绿灯B黄灯C车L000001001010111000101110111显而易见，在这个函数中，有5个最小项是不会出现的，如（三个灯都不亮）、（红灯绿灯同时亮）等。因为一个正常的交通灯系统不可能出现这些情况，如果出现了，车可以行也可以停，即逻辑值任意。无关项；在有些逻辑函数中，输入变量的某些取值组合不会出现，或者一旦出现，逻辑值可以是任意的。这样的取值组合所对应的最小项称为无关项、任意项或约束项，在卡诺图中用符号×来表示其逻辑值。带有无关项的逻辑函数的最小项表达式为：L=∑m（）+∑d（）如本例函数可写成L=∑m（2）+∑d（0,3,5,6,7）2．具有无关项的逻辑函数的化简化简具有无关项的逻辑函数时，要充分利用无关项可以当0也可以当1的特点，尽量扩大卡诺圈，使逻辑函数更简。画出例1.8.10的卡诺图如图1.8.14所示，如果不考虑无关项，包围圈只能包含一个最小项，如图1.8.14（a）所示，写出表达式为如果把与它相邻的三个无关项当作1，则包围圈可包含4个最小项，如图1.8.14（b）所示，写出表达式为，其含义为：只要绿灯亮，车就行。注意，在考虑无关项时，哪些无关项当作1，哪些无关项当作0，要以尽量扩大卡诺圈、减少圈的个数，使逻辑函数更简为原则。图1.8.14例1.8.10的卡诺图(a)不考虑无关项(b)考虑无关项例1.8.11：某逻辑函数输入是8421BCD码（即不可能出现1010～1111这6种输入组合），其逻辑表达式为L（A,B,C,D）=∑m（1,4,5,6,7,9）+∑d（10,11,12,13,14,15），用卡诺图法化简该逻辑函数解：（1）画出4变量卡诺图，如图1.8.15（a）所示。将1、4、5、6、7、9号小方格填入1；将10、11、12、13、14、15号小方格填入×。（2）合并最小项。与1方格圈在一起的无关项被当作1，没有圈的无关项被当做0。注意，1方格不能漏。×方格根据需要，可以圈入，也可以放弃。（3）写出逻辑函数的最简与—或表达式:如果不考虑无关项，如图1.8.15（b）所示，写出表达式为，可见不是最简。图1.8.15例1.8.10的卡诺图(a)考虑无关项(b)不考虑无关项卡诺图化简法的优点是简单、直观，有一定的化简步骤可循，不易出错，且容易化到最简。但是在逻辑变量超过5个时，就失去了简单、直观的优点，其实用意义大打折扣。本章小结1．数字信号在时间上和数值上均是离散的。对数字信号进行传送、加工和处理的电路称为数字电路。由于数字电路是以二值数字逻辑为基础的，即利用数字1和0来表示信息，因此数字信息的存储、分析和传输要比模拟信息容易。2．数字电路中用高电平和低电平分别来表示逻辑1和逻辑0，它和二进制数中的0和1正好对应。因此，数字系统中常用二进制数来表示数据。在二进制位数较多时，常用十六进制或八进制作为二进制的简写。各种计数体制之间可以相互转换。3．常用BCD码有8421码、242l码、542l码、余3码等，其中842l码使用最广泛。另外，格雷码（Gray）由于可靠性高，也是一种常用码。4．在数字电路中，半导体二极管、三极管一般都工作在开关状态，即工作于导通（饱和）和截止两个对立的状态，来表示逻辑1和逻辑0。影响它们开关特性的主要因素是管子内部电荷存储和消散的时间。5．逻辑运算中的三种基本运算是与、或、非运算。分析数字电路或数字系统的数学工具是逻辑代数。6．描述逻辑关系的函数称为逻辑函数，逻辑函数是从生活和生产实践中抽象出来的，只有那些能明确地用“是”或“否”作出回答的事物，才能定义为逻辑函数。逻辑函数中的变量和函数值都只能取0或1两个值。7．常用的逻辑函数表示方法有真值表、函数表达式、逻辑图等，它们之间可以任意地相互转换。8.逻辑代数是分析和设计逻辑电路的工具。一个逻辑问题可用逻辑函数来描述。逻辑函数有4种常用的表示方法，即真值表、逻辑表达式、卡诺图、逻辑图。它们各具特点并可以相互转换。9．逻辑函数化简的目的是为了获得最简逻辑函数式，从而使逻辑电路简单、成本低、可靠性高。化简的方法主要有公式法和卡诺图法两种。第二章逻辑门电路在第一章里，我们初步认识了与、或、非三种基本逻辑运算和与非、或非、异或等常用逻辑运算，在那里，这些运算关系都是用逻辑符号来表示的。而在工程中每一个逻辑符号都对应着一种电路，并通过集成工艺作成一种集成器件，称为集成逻辑门电路，逻辑符号仅是这些集成逻辑门电路的“黑匣子”。本章将逐步揭开这些“黑匣子”的奥秘，介绍集成逻辑门电路的两种主要类型TTL和MOS门电路的工作原理、逻辑功能及外部特性，同时对内部结构也作一简要介绍。2.1基本逻辑门电路能够实现逻辑运算的电路称为逻辑门电路。在用电路实现逻辑运算时，用输入端的电压或电平表示自变量，用输出端的电压或电平表示因变量。一．二极管与门和或门电路1．与门电路图2.1.1二极管与门（a）电路（b）逻辑符号（1）VA=VB=0V。此时二极管D1和D2都导通，由于二极管正向导通时的钳位作用，VL≈0V。（2）VA=0V，VB=5V。此时二极管D1导通，由于钳位作用，VL≈0V，D2受反向电压而截止。（3）VA=5V，VB=0V。此时D2导通，VL≈0V，D1受反向电压而截止。（4）VA=VB=5V。此时二极管D1和D2都截止，VL=VCC=5V。把上述分析结果归纳起来列入表2.1.1中，如果采用正逻辑体制，很容易看出它实现逻辑运算：增加一个输入端和一个二极管，就可变成三输入端与门。按此办法可构成更多输入端的与门。输入输出LAB001101010001输入输出VL（V）VA（V）VB（V）005505050005表2.1.1与门输入输出电压的关系表2.1.2与逻辑真值表2．或门电路图2.1.2二极管或门（a）电路（b）逻辑符号输入输出LAB001101010111输入输出VL（V）VA（V）VB（V）005505050555表2.1.3与门输入输出电压的关系表2.1.4或逻辑真值表可见，它实现逻辑运算：L=A+B同样，可用增加输入端和二极管的方法，构成更多输入端的或门。二．三极管非门电路图2.1.3（a）是由三极管组成的非门电路，非门又称反相器。三极管的开关特性已在第一章中作过详细讨论，这里重点分析它的逻辑关系。仍设输入信号为+5V或0V。此电路只有以下两种工作情况：图2.1.3三极管非门（a）电路（b）逻辑符号（1）VA=0V。此时三极管的发射结电压小于死区电压，满足截止条件，所以管子截止，VL=VCC=5V。（2）VA=5V。此时三极管的发射结正偏，管子导通，只要合理选择电路参数，使其满足饱和条件IB＞IBS，则管子工作于饱和状态，有VL=VCES≈0V（0.3V）。把上述分析结果列入表2.1.5中，此电路不管采用正逻辑体制还是负逻辑体制，都满足非运算的逻辑关系。输入A输出L0110表2.1.5非门输入输出电压的关系表2.1.6非逻辑真值表输入VA（V）输出VL（V）0550三．DTL与非门电路前面介绍的二极管与门和或门电路虽然结构简单，逻辑关系明确，但却不实用。例如在图2.1.4所给出的两级二极管与门电路中，会出现低电平偏离标准数值的情况。为此，常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路，以消除在串接时产生的电平偏离，并提高带负载能力。图2.1.4两级二极管与门串接使用的情况图2.1.5所示就是由三输入端的二极管与门和三极管非门组合而成的与非门电路。其中，作了两处必要的修正：（1）一将电阻Rb换成两个二极管D4、D5，作用是提高输入低电平的抗干扰能力，即当输入低电平有波动时，保证三极管可靠截止，以输出高电平。（2）二是增加了R1，目的是当三极管从饱和向截止转换时，给基区存储电荷提供一个泻放回路。图2.1.5DTL与非门电路该电路的逻辑关系为：（1）当三输入端都接高电平时（即VA=VB=VC=5V），二极管D1～D3都截止，而D4、D5和T导通。可以验证，此时三极管饱和，，即输出低电平。（2）在三输入端中只要有一个为低电平0.3V时，则阴极接低电平的二极管导通，由于二极管正向导通时的钳位作用，VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。可见该电路满足与非逻辑关系，即：把一个电路中的所有元件，包括二极管、三极管、电阻及导线等都制作在一片半导体芯片上，封装在一个管壳内，就是集成电路。图2.1.5就是早期的简单集成与非门电路，称为二极管—三极管逻辑门电路，简称DTL电路。2.2TTL逻辑门电路DTL电路虽然结构简单，但因工作速度低而很少应用。由此改进而成的TTL电路，问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。一．TTL与非门的基本结构及工作原理1．TTL与非门的基本结构我们以DTL与非门电路为基础，根据提高电路功能的需要，从以下几个方面加以改进，从而引出TTL与非门的电路结构。图2.2.1TTL与非门电路首先考虑输入级，DTL是用二极管与门做输入级，速度较低。仔细分析我们发现电路中的Dl、D2、D3、D4的P区是相连的。我们可用集成工艺将它们做成—个多发射极三极管。这样它既是四个PN结，不改变原来的逻辑关系，又具有三极管的特性。一旦满足了放大的外部条件，它就具有放大作用，为迅速消散T2饱和时的超量存储电荷提供足够大的反向基极电流，从而大大提高了关闭速度。详细情况后面再讲。图2.2.2TTL与非门输入级的由来（a）二极管与门（b）多发射极三极管第二，为提高输出管的开通速度，可将二极管D5改换成三极管T2，逻辑关系不变。同时在电路的开通过程中利用T2的放大作用，为输出管T3提供较大的基极电流，加速了输出管的导通。另外T2和电阻RC2、RE2组成的放大器有两个反相的输出端VC2和VE2，以产生两个互补的信号去驱动T3、T4组成的推拉式输出级。第三，再分析输出级。输出级应有较强的负载能力，为此将三极管的集电极负载电阻RC换成由三极管T4、二极管D和RC4组成的有源负载。由于T3和T4受两个互补信号Ve2和Vc2的驱动，所以在稳态时，它们总是一个导通，另一个截止。这种结构，称为推拉式输出级。2．TTL与非门的逻辑关系因为该电路的输出高低电平分别为3.6V和0.3V，所以在下面的分析中假设输入高低电平也分别为3.6V和0.3V。（1）输入全为高电平3.6V时。T2、T3导通，VB1=0.7×3=2.1（V），从而使T1的发射结因反偏而截止。此时T1的发射结反偏，而集电结正偏，称为倒置放大工作状态。由于T3饱和导通，输出电压为：VO=VCES3≈0.3V这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+VCE2=1V。1V的电压作用于T4的基极，使T4和二极管D都截止。可见实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。图2.2.3输入全为高电平时的工作情况（2）输入有低电平0.3V时。图2.2.4输入有低电平时的工作情况该发射结导通，T1的基极电位被钳位到VB1=1V。T2、T3都截止。由于T2截止，流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4≈VCC=5V，使T4和D导通，则有：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）可见实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。二．TTL与非门的开关速度1．TTL与非门提高工作速度的原理（1）采用多发射极三极管加快了存储电荷的消散过程。设电路原来输出低电平，当电路的某一输入端突然由高电平变为低电平，T1的一个发射结导通，VB1变为1V。由于T2、T3原来是饱和的，基区中的超量存贮电荷还来不及消散，VB2仍维持1.4V。在这个瞬间，T1为发射结正偏，集电结反偏，工作于放大状态，其基极电流iB1=（VCC-VB1）/Rb1，图2.2.5多发射极三极管消散T2存储电荷的过程集电极电流iC1=β1iB1。这个iC1正好是T2的反向基极电流iB2，可将T2的存贮电荷迅速地拉走，促使T2管迅速截止。T2管迅速截止又使T4管迅速导通，而使T3管的集电极电流加大，使T3的超量存贮电荷从集电极消散而达到截止。（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。2．TTL与非门传输延迟时间tpd当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图所示。定义了以下两个延迟时间：导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即图2.2.7TTL与非门的传输时间一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。三．TTL与非门的电压传输特性及抗干扰能力1．电压传输特性曲线与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线，即V o=f（Vi），它反映了电路的静态特性。图2.2.8传输特性的测试方法图2.2.9TTL与非门的电压传输特性（1）AB段（截止区）。（2）BC段（线性区）。（3）CD段（过渡区）。（4）DE段（饱和区)。2．几个重要参数从TTL与非门的电压传输特性曲线上，我们可以定义几个重要的电路指标。（1）输出高电平电压VOH——VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V，即大于2.4V的输出电压就可称为输出高电压VOH。（2）输出低电平电压VOL——VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V，即小于0.4V的输出电压就可称为输出低电压VOL。由上述规定可以看出，TTL门电路的输出高低电压都不是一个值，而是一个范围。（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。显然只要Vi＜VOff，Vo就是高电压，所以VOFF就是输入低电压的最大值，在产品手册中常称为输入低电平电压，用VIL（max）表示。从电压传输特性曲线上看VIL（max）（VOFF）≈1.3V，产品规定VIL（max）=0.8V。（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电压。显然只要Vi＞VON，Vo就是低电压，所以VON就是输入高电压的最小值，在产品手册中常称为输入高电平电压，用VIH（min）表示。从电压传输特性曲线上看VIH（min）（VON）略大于1.3V，产品规定VIH（min）=2V。（5）阈值电压Vth——决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。从电压传输特性曲线上看，Vth的值界于VOFF与VON之间，而VOFF与VON的实际值又差别不大，所以，近似为Vth≈VOFF≈VON。Vth是一个很重要的参数，在近似分析和估算时，常把它作为决定与非门工作状态的关键值，即Vi＜Vth，与非门开门，输出低电平；Vi＞Vth，与非门关门，输出高电平。Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。3．抗干扰能力TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。在图2.2.11中若前一个门G1输出为低电压，则后一个门G2输入也为低电压。如果由于某种干扰，使G2的输入低电压高于了输出低电压的最大值VOL（max），从电压传输特性曲线上看，只要这个值不大于VOFF，G2的输出电压仍大于VOH（min），即逻辑关系仍是正确的。因此在输入低电压时，把关门电压VOFF与VOL（max）之差称为低电平噪声容限，用VNL来表示，即低电平噪声容限VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V图2.2.10输出高低电平的电压范围图2.2.11噪声容限图解若前一个门G1输出为高电压，则后一个门G2输入也为高电压。如果由于某种干扰，使G2的输入低电压低于了输出高电压的最小值VOH（min），从电压传输特性曲线上看，只要这个值不小于VON，G2的输出电压仍小于VOL（max），逻辑关系仍是正确的。因此在输入高电压时，把VOH（min）与开门电压VON与之差称为高电平噪声容限，用VNH来表示，即高电平噪声容限VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V噪声容限表示门电路的抗干扰能力。显然，噪声容限越大，电路的抗干扰能力越强。通过这一段的讨论，也可看出二值数字逻辑中的“0”和“1”都是允许有一定的容差的，这也是数字电路的一个突出的特点。四．TTL与非门的带负载能力在数字系统中，门电路的输出端一般都要与其他门电路的输入端相连，称为带负载。一个门电路最多允许带几个同类的负载门？就是这一部分要讨论的问题。1．输入低电平电流IIL与输入高电平电流IIH这是两个与带负载能力有关的电路参数。（1）输入低电平电流IIL是指当门电路的输入端接低电平时，从门电路输入端流出的电流。可以算出,产品规定IIL＜1.6mA。图2.2.12门电路带负载的情况图2.2.13输入低电平电流IIL（2）输入高电平电流IIH是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。①寄生三极管效应。当与非门一个输入端（如A端）接高电平，其它输入端接低电平，这时IIH=βPIB1，βP为寄生三极管的电流放大系数。②倒置工作状态。当与非门的输入端全接高电平，这时，T1的发射结反偏，集电结正偏，工作于倒置的放大状态。这时IIH=βiIB1，βi为倒置放大的电流放大系数。由于βp和βi的值都远小于1，所以IIH的数值比较小，产品规定IIH＜40uA。图2.2.14输入高电平电流IIH2．带负载能力（1）灌电流负载。当驱动门输出低电平时，驱动门的T4、D截止，T3导通。这时有电流从负载门的输入端灌入驱动门的T3管，“灌电流”由此得名。灌电流的来源是负载门的输入低电平电流IIL，如图2.2.15所示。很显然，负载门的个数增加，灌电流增大，即驱动门的T3管集电极电流IC3增加。当IC3＞βIB3时，T3脱离饱和，输出低电平升高。前面提到过输出低电平不得高于VOL（max）=0.4V。因此，把输出低电平时允许灌入输出端的电流定义为输出低电平电流IOL，这是门电路的一个参数，产品规定IOL=16mA。由此可得出，输出低电平时所能驱动同类门的个数为：NOL称为输出低电平时的扇出系数。图2.2.15带灌电流负载（2）拉电流负载。当驱动门输出高电平时，驱动门的T4、D导通，T3截止。这时有电流从驱动门的T4、D拉出而流至负载门的输入端，“拉电流”由此得名。由于拉电流是驱动门T4的发射极电流IE4，同时又是负载门的输入高电平电流IIH，如图2.2.16所示，所以负载门的个数增加，拉电流增大，即驱动门的T4管发射极电流IE4增加，RC4上图2.2.16带拉电流负载的压降增加。当IE4增加到一定的数值时，T4进入饱和，输出高电平降低。前面提到过输出高电平不得低于VOH（min）=2.4V。因此，把输出高电平时允许拉出输出端的电流定义为输出高电平电流IOH，这也是门电路的一个参数，产品规定IOH=0.4mA。由此可得出，输出高电平时所能驱动同类门的个数为:NOH称为输出高电平时的扇出系数。一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。五．TTL与非门举例——74007400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚，引脚排列图如图所示。7400的主要参数见表2.2.1。六．TTL门电路的其他类型1．非门图2.2.18TTL非门电路（a）电路（b）符号2．或非门图2.2.19TTL或非门电路（a）电路（b）符号3．与或非门图2.2.20TTL与或非门电路（a）电路（b）符号4．集电极开路门在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。TTL门电路的输出结构决定了它不能进行线与。如果将G1、G2两个TTL与非门的输出直接连接起来，如图2.2.21所示，当G1输出为高，G2输出为低时，从G1的电源VCC通过G1的T4、D到G2的T3，形成一个低阻通路，产生很大的电流，输出既不是高电平也不是低电平，逻辑功能将被破坏，还可能烧毁器图2.2.21普通的TTL门电路输出并联使用图2.2.22OC门（a）结构（b）符号件。所以普通的TTL门电路是不能进行线与的。为满足实际应用中实现线与的要求，专门生产了一种可以进行线与的门电路——集电极开路门，简称OC门（OpenCollector）。OC门主要有以下几方面的应用：（1）实现线与。2个OC门实现线与时的电路如图所示。此时的逻辑关系为:即在输出线上实现了与运算，通过逻辑变换可转换为与或非运算。图2.2.23实现线与在使用OC门进行线与时，外接上拉电阻RP的选择非常重要，只有RP选择得当，才能保证OC门输出满足要求的高电平和低电平。假定有n个OC门的输出端并联，后面接m个普通的TTL与非门作为负载，如图所示，则RP的选择按以下两种最坏情况考虑：当所有的OC门都截止时，输出Vo应为高电平，如图（a）所示。这时RP不能太大，如果RP太大，则其上压降太大，输出高电平就会太低。因此当RP为最大值时要保证输出电压为VOH（min），由VCC-VOH（min）=IIHRP（max）得:式中，VOH（min）是OC门输出高电平的下限值，IIH是负载门的输入高电平电流，是负载门输入端的个数（不是负载门的个数），因OC门中的T3管都截止，可以认为没有电流流入OC门。当OC门中至少有一个导通时，输出Vo应为低电平。我们考虑最坏情况，即只有一个OC门导通，如图（b）所示。这时RP不能太小，如果RP太小，则灌入导通的那个OC门的负载电流超过IOL（max），就会使OC门的T3管脱离饱和，导致输出低电平上升。因此当RP为最小值时要保证输出电压为VOL（max），由得:式中，VOL（max）是OC门输出低电平的上限值，IOL（max）是OC门输出低电平时的灌电流能力，IIL是负载门的输入低电平电流，m是负载门输入端的个数。图2.2.24外接上拉电阻RP的选择综合以上两种情况,RP可由下式确定。一般，RP应选1k左右的电阻。RP（min）＜RP＜RP（max）（2）实现电平转换。在数字系统的接口部分（与外部设备相联接的地方）需要有电平转换的时候，常用OC门来完成。如图2.2.25把上拉电阻接到10V电源上，这样在OC门输入普通的TTL电平，而输出高电平就可以变为10V。（3）用做驱动器。可用它来驱动发光二极管、指示灯、继电器和脉冲变压器等。图2.2.26是用来驱动发光二极管的电路。图2.2.25实现电平转换图2.2.26驱动发光二极管5．三态输出门（1）三态输出门的结构及工作原理。当EN=0时，G输出为1，D1截止，与P端相连的T1的发射结也截止。三态门相当于一个正常的二输入端与非门，输出，称为正常工作状态。当EN=1时，G输出为0，即VP=0.3V，这一方面使D1导通，VC2=1V，T4、D截止；另一方面使VB1=1V，T2、T3也截止。这时从输出端L看进去，对地和对电源都相当于开路，呈现高阻。所以称这种状态为高阻态，或禁止态。这种EN=0时为正常工作状态的三态门称为低电平有效的三态门。如果将图2（a）中的非门G去掉，则使能端EN=1时为正常工作状态，NE=0时为高阻状态，这种三态门称为高电平有效的三态门，逻辑符号如图c）。图2.2.27三态输出门（a）电路图（b）EN=0有效的逻辑符号（c）EN=1有效的逻辑符号（2）三态门的应用三态门在计算机总线结构中有着广泛的应用。图（a）所示为三态门组成的单向总线。可实现信号的分时传送。图（b）所示为三态门组成的双向总线。当EN为高电平时，G1正常工作，G2为高阻态，输入数据DI经G1反相后送到总线上；当EN为低电平时，G2正常工作，G1为高阻态，总线上的数据DO经G2反相后输出。这样就实现了信号的分时双向传送。图2.2.28三态门组成的总线（a）单向总线（b）双向总线七．TTL集成逻辑门电路系列简介1．74系列。又称标准TTL系列，属中速TTL器件，其平均传输延迟时间约为10ns，平均功耗约为10mW／每门。2．74L系列。为低功耗TTL系列，又称LTTL系列。用增加电阻阻值的方法将电路的平均功耗降低为1mW／每门，但平均传输延迟时间较长，约为33ns。3．74H系列。为高速TTL系列，又称HTTL系列。与74标准系列相比，电路结构上主要作了两点改进：一是输出级采用了达林顿结构；二是大幅度地降低了电路中的电阻的阻值。从而提高了工作速度和负载能力，但电路的平均功耗增加了。该系列的平均传输延迟时间为6ns，平均功耗约为22mW／每门。4．74S系列。为肖特基TTL系列，又称STTL系列。图2.2.29为74S00与非门的电路，与74系列与非门相比较，为了进一步提高速度主要作了以下三点改进：图2.2.30抗饱和三极管图2.2.2974S00与非门的电路（a）电路结构（b）符号（1）输出级采用了达林顿结构，T4、T5组成复合管电路，降低了输出高电平时的输出电阻，有利于提高速度，也提高了负载能力。（2）采用了抗饱和三极管。（3）用T6、Rb6、RC6组成的“有源泄放电路”代替了原来的Re2。另外输入端的三个二极管D1、D2、D3用于抑制输入端出现的负向干扰，起保护作用。由于采取了上述措施，74S系列的延迟时间缩短为3ns，但电路的平均功耗较大，约为19mW。5．74LS系列。为低功耗肖特基系列，又称LSTTL系列。电路中采用了抗饱和三极管和专门的肖特基二极管来提高工作速度，同时通过加大电路中电阻的阻值来降低电路的功耗，从而使电路既具有较高的工作速度，又有较低的平均功耗。其平均传输延迟时间为9ns，平均功耗约为2mW／每门。6．74AS系列。为先进肖特基系列，又称ASTTL系列，它是74S系列的后继产品，是在74S的基础上大大降低了电路中的电阻阻值，从而提高了工作速度。其平均传输延迟时间为1.5ns，但平均功耗较大，约为20mW／每门。7．74ALS系列。为先进低功耗肖特基系列，又称ALSTTL系列，是74LS系列的后继产品。是在74LS的基础上通过增大电路中的电阻阻值、改进生产工艺和缩小内部器件的尺寸等措施，降低了电路的平均功耗、提高了工作速度。其平均传输延迟时间约为4ns，平均功耗约为1mW／每门。2.3MOS逻辑门电路MOS逻辑门电路是继TTL之后发展起来的另一种应用广泛的数字集成电路。由于它功耗低，抗干扰能力强，工艺简单，几乎所有的大规模、超大规模数字集成器件都采用MOS工艺。就其发展趋势看，MOS电路特别是CMOS电路有可能超越TTL成为占统治地位的逻辑器件。2.3.1NMOS门电路NMOS门电路全部由N沟道MOSFET构成，由此而得名。1．NMOS非门其中T1为工作管，T2为负载管，两者都为增强型MOSFET，为简化起见，采用如图2.3.1（b）所示的简化电路。设两管的开启电压为VT1=VT2=4V，且T1管的跨导gm1远大于T2管的跨导gm2，下面分析逻辑关系。（1）当输入Vi为高电平8V（高电平要大于管子的开启电压）时，T1导通，由于T2栅极接电源VDD，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，通常RDS1约为3～10k，RDS2约为100～200k，等效电路如图2.3.1（c）所示，输出电压为：所以输出为低电平。图2.3.1NMOS非门电路（2）当输入Vi为低电平0V时，T1截止，由于T2栅极接电源VDD，T2总是导通的。所以输出电压为VOL=VDD-VT=8V，即输出为高电平。所以电路实现了非逻辑。2．NMOS门电路NMOS门电路是在NMOS非门的基础上实现的。（1）与非门。（2）或非门。图2.3.2NMOS与非门电路图2.3.3NMOS或非门电路