计算机结构与逻辑设计课件：计数器

计算机结构与逻辑设计（第八次课）P.4093.41Q1Q2Q3Q4Q4JSH/LDK74195CRD1D2D3D4Q1Q2Q3Q4Q4JSH/LDK74195CRD1D2D3D4&VccVccCPJKJKQn+1功能

00010

置00100Qn保持

101

1Qn翻转

11101置1DQn+10011若J=K则J=DQ1Q2Q3Q4Q4JSH/LDK74195CRD1D2D3D4Q1Q2Q3Q4Q4JSH/LDK74195CRD1D2D3D4&VccVccCPQ11Q21Q31Q41Q12Q22Q32Q421，看成一个8位的移位寄存器Q1Q2Q3Q4Q5Q6Q7Q82，在CR端加脉冲（宽度＞时钟周期）后，状态为00000000（起始状态）3，由Q6和Q8相与后反馈至串行输入端（J，K）&4,从Q4至Q5需倒相(变反)00000000100001000000011000000111000001111100011111100111111101111111111110111000111110011111101110011000000010000010010错误情况未当成一个8位寄存器处理，较繁。将反馈网络看错了。最多的问题：对时序的概念不清楚，未考虑竞争问题——某状态时反馈的结果不是立刻反映在本状态中，而是对下一个状态发生影响。如：错误情况取前取后？考虑竞争的因素在同步系统中，各触发器都在时钟作用后变化，因而波形的变化是落后于时钟的，所以应取前面的信号00000000000010000000110000001110000011111000111111001111111011111111111101110001111100111111011100110000000100000题3.29：分析图3.29电路,画出其状态转换图。

&1D

C1

&1DC1&X&cpz

外输入:X;外输出:Z;

内输入(状态):Q2,Q1;

内输出(激励):D2,D1一、列方程

输出方程Z=XQ2Q1激励方程Q1=XQ2Q2=XQ2Q1=XQ2+XQ1状态方程Q1n+1=XnQ2nQ2n+1=XnQ2n+XnQ1n二、作状态卡诺图Q2nQ1nX0001111001Q2n+！Q1n+1=XnQ2n

Q2=XnQ2n+XnQ1n

11

1Q2nQ1nX0001111001Q1n+！

11二、作状态卡诺图Q2nQ1nX0001111001Q2n+！

11

1Q2nQ1nX0001111001Q1n+！

11Q2nQ1nX0001111001Zn

1Z=XQ2Q1二、作状态卡诺图Q2nQ1nX0001111001Q2n+！

11

1Q2nQ1nX0001111001Q1n+！

11Q2nQ1nX0001111001Zn

1Q2nQ1nX00

01111001

Q2n+！

Q1n+！/Zn00000111

00001100/0/0/0/0/0/0/0/1三、作状态转换图Q2nQ1nX00

01111001

Q2n+！

Q1n+！/Zn00000111

00001100/0/0/0/0/0/0/0/1000/0X/Z011/00/01/0110/01/0100/01/1主要错误11。作状态转换卡诺图时对状态的概念未弄清Q2nQ1nX00

01111001

Q2n+！

Q1n+！/Zn00000111

00001100/0/0/0/0/0/0/0/1状态是什么？用触发器状态按一定顺序排列成的一组代码Q2nQ1n——当前状态Q2n+！

Q1n+！——下一状态主要错误1。作状态转换卡诺图时对状态的概念未弄清Q2nQ1nX00

01111001

Q2n+！

Q1n+！/Zn00000111

00001100/0/0/0/0/0/0/0/1有人以XQ2Q1为当前状态，以Q2Q1Z为下一状态100010主要错误22。以Q2Q1

为状态——原则上可以Q1=XQ2=X+Q2输出方程Z=XQ2Q1

激励方程Q1=XQ2Q2=XQ2Q1=XQ2+XQ1

状态方程Q1n+1=Xn

+Q2nQ2n+1=XnQ2n+XnQ1n二、作状态卡诺图Q2nQ1nX0001111001Q2n+！Q1n+1=XnQ2n

Q2=XnQ2n+XnQ1n

11

1Q2nQ1nX0001111001

11Q1n+！=Xn+Q2n二、作状态卡诺图Q1n+1=Xn+Q2n

11Q2nQ1nX0001111001Q1n+！

1111Q2nQ1nX0001111001Q2n+！Q2=XnQ2n+XnQ1n1

11Q2nQ1nX0001111001Q2n+！

11Q2nQ1nX0001111001111111Q1n+！1

二、作状态卡诺图Q2nQ1nX0001111001ZnQ2nQ1nX00

011110001/001/0

01/001/0110/000/011/111/0

Q2n+！

Q1n+！/Zn1三、作状态转换图Q2nQ1nX00

01111001

Q2n+！

Q1n+！/Zn01/001/001/001/010/000/011/111/0000/0X/Z101/00/01/0110/01/0010/00/0不少人公式用的是Q1n+1=Xn+Q2n

因而卡诺图中填的是Q2Q1，但卡诺图的坐标使用的是Q2Q1，造成了当前状态与下一状态的不一致。实验评述实验时间(1班）平均19.16小时最高41.09小时，最少3.84小时

4人低于10小时，8人大于25小时自学检查一，复习题计数器的特点是什么？为什么说计数器是一个状态环？计数器的4个定语是什么？怎样理解？写出同步模5递减计数器的状态图100011010001000/0/0/0/0/11000110100010000/01/01/01/01/10/00/00/01/00/1读74LS193的功能表CP+CP-CRLDABCDQAQBQCQD

××1×××××0000××00abcdabcd

￪101××××加法计数

1￪01××××减法计数

1101××××保持读逻辑符号,写出其状态图CTRGIV10EN1M2[DOWN]M3[UP]2CT=01,2-/3+3CT=9G4G55D+-

ENMCPLDD0D1D2D3Qcc/QCBQ0Q1Q2Q3LDA数据

B输入

CD时钟

CP加/减MSQAQBQCQDQcc/QcBQcB7890122210987置数加计数保持减计数

读VHDL语言CO<=‘1’WHENcount=15ANDCI=‘1’ELSECO<=‘0’;IFN_CR=‘0’THENcount<=‘0000’;ELSIFedgerising(c)THENIFN_LD=‘0’THENcount<=D;ELSIF(EN=‘1’ANDCI=‘1’)THENcount<=count+1;ELSIFcount<=count;ENDIF;ENDIF;集成计数器同步级联的要点是什么?Q1Q2Q3Q4COENLD74160CICRD1D2D3D4Q1Q2Q3Q4COENLD74160CICRD1D2D3D4Q1Q2Q3Q4COENLD74160CICRD1D2D3D4Q1Q2Q3Q4COENLD74160CICRD1D2D3D4各控制端(包括时钟)并联低位片的进位输出CO与高位片的进位输入相连低位片的进位输入加高电平ENCRLDCP“1”

按下图连接的电路在测试时发现其状态变化规律为:00—01—02—03—04—05—06—07—08—19—10—11—12—13—14—15—16—17—18—29—20……请分析其原因，并给以纠正。Q1Q2Q3Q4COENLD74160CICRD1D2D3D4Q1Q2Q3Q4COENLD74160CICRD1D2D3D4VccCPVccVccCP个位进位十位89012

01画出用74LS160设计的模5计数器的逻辑图。1.用反馈清0法2.用反馈置数法Q3Q2Q1Q00000000100100011010001010110011110001001×反馈置数Q1Q2Q3Q4COENLD74160CICRD1D2D3D41VccVccQ3Q2Q1Q00000000100100011010001010110011110001001×反馈清除Q1Q2Q3Q4COENLD74160CICRD1D2D3D4&VccVcc何谓状态等价?判别等价状态有何用途?何谓状态编码?状态编码有何意义?用MSI集成电路设计时序逻辑电路的原则是什么?自学内容自学范围——

第四章

§4.1~§4.4

重点:§4.1,

§4.2.1‾§4.2.3

§4.3.1

§4.4.1‾§4.4.2

§4.1基本运算电路的设计方法与电路实现正规方法其他思路

P.163全