C54XDSP的基本知识点省公开课一等奖全国示范课微课金奖课件

C54XDSP基本知识点

1、DSP芯片内部采取改进哈佛结构,允许同时取指令和取数据,而且还允许在程序空间和数据空间之间相互传送数据。

所谓哈佛结构,是将程序和数据存贮空间分开,各有各地址总线和数据总线。这么同一条指令能够同时对不一样存贮空间进行读操作或写操作,从而提升了处理速度。

和哈佛结构相配合就是流水线操作。假如一条指令仅仅对一个数据空间操作,哈佛结构就失去其存在意义。而DSP指令又不可防止地需要一些单操作数指令。

所谓流水线操作,就是将各条指令执行过程几个阶段(取指、译码、取操作数、执行)重迭进行,执行完第一条指令第一步后,紧接执行该指令第二步,同时执行下条指令第一步,使得指令执行加紧,使大多数指令都能够在单个指令周期内完成。

1/83C54XDSP基本知识点

2、DSP芯片内部采取多总线结构,C54X内部有8条16位总线,即1条程序总线,3条数据总线,和4条地址总线。程序总线PB传送取自程序存贮器指令代码和马上操作数或系数表中数据;数据总线CB和DB传送读自数据存贮器操作数;数据总线EB传送写到存贮器数据;地址总线传送执行指令所需地址。

2/83C54XDSP基本知识点

3/83C54XDSP基本知识点

3、DSP执行一条指令,需要经过取指、译码、取操作数和执行等几个阶段。因为采取流水线结构,使指令执行这几个阶段重迭进行。C54X有一个6级深度流水线,在任何一个机器周期内,能够有1～6条不一样指令在同时工作,每条指令工作在不一样级流水线上。

4/83C54XDSP基本知识点

4、C54X可寻址64K字程序空间,64K字数据空间,64K字I/O空间,总共可寻址192K字空间,而C5416程序空间可扩展到8M（即8192K）字。

5/83C54XDSP基本知识点

5、C54X中,内部存贮器形式有DARAM、SARAM和ROM三种,RAM（包含DARAM和SARAM）总是安排到数据存贮空间,也能够组成程序存贮空间;ROM普通组成程序存贮空间,也可部分地安排到数据存贮空间。所谓双寻址RAM(DARAM)就是每个机器周期内能够进行两次存取操作RAM存贮器,而单寻址RAM(SARAM)就是每个机器期间内只能进行一次存取操作RAM存贮器。

6/83C54XDSP基本知识点

6、在处理器工作方式状态存放器PMST中有3个状态位MP/、OVLY和DROM,用来安排C54X片内存贮器作为程序或数据空间。

7/83C54XDSP基本知识点

若MP/＝0,则片内ROM安排到程序空间。

若MP/=1,则片内ROM不安排到程序空间。

若OVLY=0或1，若DROM＝0或1：8/83C54XDSP基本知识点9/83C54XDSP基本知识点10/83C54XDSP基本知识点

7、为了增强处理器性能,C54X对片内ROM进行分块,这么能够在对片内ROM某一块取指同时,又可对片内ROM别块读数据。为了增强处理器性能,C54X对片内RAM也进行分块,分块以后,能够在同一周期内从同一块DARAM中取出两个操作数并将数据写入另一块DARAM中。

11/83C54XDSP基本知识点

8、C5416采取分页扩展方法,把程序空间分成128页,每页64K字,使其程序空间可扩展到8M字。所以,它们有23根地址线,增加了一个额外存贮器映象存放器——程序计数器扩展存放器（XPC）。当片内RAM安排到程序空间时,每页程序存贮器分成两部分：一部分是公共32K字;另一部分是各自独立32K字;当片内ROM被寻址（MP/MC=0）,它只能在0页,不能映象到程序存贮器其它页。

12/83C54XDSP基本知识点

9、C54X有两类特殊功效存放器,它们都映象到数据存贮器空间0页,第一类是CPU存放器,它们映象到数据空间0000～001FH地址范围内,主要用于程序运算处理和寻址方式选择及设定,第二类是外围电路存放器,它们映象到数据空间0020H～005FH区域内,主要用于控制片内外设,包含串行通信控制存放器组、定时器控制存放器组、机器周期设定存放器组等。

13/83C54XDSP基本知识点

10、指数编码器能够在单个周期内执行EXP指令,求得累加器中数指数值,并以2补码形式存放到T存放器中。累加器指数值＝冗余符号位－8,也就是为消去多出符号位而将累加器中数值左移位数,当累加器数值超出32位时指数是个负值。

14/83C54XDSP基本知识点

11、对于C54X来说,不一样型号器件CPU是相同,它由以下基本部件组成:40位ALU、2个40位累加器、桶形移位存放器（移位数为－16～31）、乘法器/加法器单元、比较选择和存放单元CSSU、指数编码器、CPU状态和控制存放器。

15/83C54XDSP基本知识点

12﹑累加器A和B都可分为三部分：保护位﹑高阶位和低阶位。其中,保护位用作计算时数据余量,以预防诸如自相关那样迭代运算时溢出。16/83C54XDSP基本知识点

13﹑桶形移位存放器任务是为输入数据定标,包含在ALU运算前对来自数据存贮器操作数或累加器值进行定标﹑对累加器值进行移位﹑归一化处理等。17/83C54XDSP基本知识点

14﹑C54XCPU有一个17位×17位硬件乘法器,它与一个40位专用加法器相连,乘法器/加法器单元能够在一个流水线状态周期内完成一次乘法累加（MAC）运算。当ST1中小数方式位FRCT=1,乘法器工作在小数相乘方式,乘法结果自动左移1位,以消去多出符号位。

18/83C54XDSP基本知识点

15﹑比较﹑选择和存放单元CSSU是专为Viterbi算法设计硬件单元,只要将ST1中C16位置1,ALU就被配置成双16位工作方式,全部双字指令都变成双16位算术运算指令。ALU能够在一个机器周期内完成两个16位数加/减运算,结果分别存放在累加器高16位和低16位,然后能够利用CMPS指令对累加器高16位和低16位进行比较,并选择较大者存放到指令所要求存贮单元中。19/83C54XDSP基本知识点

16﹑状态存放器0中,ARP字段是作为辅助存放器指针,在间接寻址单操作数时,用来选择辅助存放器,当DSP工作在标准方式时,不能修正ARP,它必须置“0”。20/83C54XDSP基本知识点

17﹑状态存放器0中,DP字段称数据存贮器页指针,在直接寻址方式,若ST1中CPL=0,该字段（9位）与指令中给出低7位地址一起形成一个16位直接寻址存贮器地址。21/83C54XDSP基本知识点

18﹑处理器工作方式状态存放器PMST中IPTR字段（9位）为中止向量指针,它指示中止向量所驻面128字程序存贮器位置,DSP复位时,这9位字段全部置“1”,所以复位向量总是驻面在程序存贮器空间FF80H。22/83C54XDSP基本知识点

19﹑C54X寻址存贮器有两种基本形式：16位数和32位数。在32位数寻址时,先处理高有效字,后处理低有效字。假如寻址第1个字处于偶地址,那么第2个字就在下一个（较高）地址。假如寻址第1个字处于奇地址,那么第2个字就处于前一个（较低）地址。23/83C54XDSP基本知识点

20﹑C54X共有七种寻址方式,分别为马上寻址﹑绝对寻址﹑累加器寻址﹑直接寻址﹑间接寻址﹑存贮器映象存放器寻址﹑堆栈寻址。24/83C54XDSP基本知识点

21﹑马上寻址就是在指令中已经包含有执行指令所需操作数。

C54X中马上数有两种形式;即短马上数和长马上数。25/83C54XDSP基本知识点

22﹑绝对寻址,就是在指令中包含有所要寻址存贮单元16位地址。26/83C54XDSP基本知识点

23﹑累加器寻址,就是利用累加器数值（低16位或低23位）作为地址来读写程序存贮器。27/83C54XDSP基本知识点

24﹑直接寻址,就是在指令中包含有数据存贮器地址（dma）低7位,由这7位dma作为偏移地址值,与基地址值（DP或SP）一道组成16位数据存贮器地址。28/83C54XDSP基本知识点

25﹑间接寻址就是利用8个辅助存放器（AR0～AR7）中任一个ARX中内容作地址寻址64K字数据存贮空间中任一个存贮单元。29/83C54XDSP基本知识点

26﹑间接寻址方式中位码倒序寻址,就是以ARX为指针访问数据存贮器之后,再把ARX内容加/减AR0中内容进行指针调整时,是以位倒序方式进行,即进位/借位是从左到右,而不是从右到左。30/83C54XDSP基本知识点

27﹑间接寻址方式中循环寻址,就是在存贮器中设置一个长度为R循环缓冲区,用来保留最新一批数据,缓冲区基地址N个最低有效位必须为0,即N是满足2N次方>R最小整数。将R值存放在循环缓冲区长度存放器BK中,并指定一个辅助存放器ARX指向循环缓冲区,寻址时以ARX低N位作为循环缓冲区偏移量进行所要求寻址操作,并依据以下循环寻址方法修改偏移量,再返回ARX低N位。31/83C54XDSP基本知识点

If0≤index+step<BK

Index=index+step

Elseifindex+step≥BK

index=index+step-BK

Elseifindex+step<0

index=index+step+BK

注：循环缓冲区有效基地址即ARX低N位为0时所得值;尾地址就是用BK低N位代替ARX低N位所得到,循环缓冲区索引index就是ARX低N位,步长step（必须小于BK）能够±1,也可由AR0或长马上数给定。

32/83C54XDSP基本知识点

28﹑存贮器映象存放器寻址是用来修改存贮器映象存放器内容,而不改变当前DP或SP值。能够有两种方式来产生MMR地址。

①直接寻址方式：不论DP或SP为何值,数据存贮器高9位地址均置0,利用指令中给出低7位地址访问MMR;

②间接寻址方式：数据存贮器高9位地址被置0,用当前辅助存放器中低7位寻址MMR,寻址后当前辅助存放器高9位被迫置为“0”。33/83C54XDSP基本知识点

29﹑堆栈寻址,就是利用堆栈指针SP来寻址。

34/83C54XDSP基本知识点

30﹑C54X程序计数器PC是一个16位计数器,其中内容为即将取指某条指令代码（包含马上数﹑系数表）在程序存贮器中地址。

复位时,（PC）=FF80H,次序执行程序时,PC是按PC+1方式修改,对于分支转移指令,子程序调用与返回﹑中止等操作,都将强行改变PC内容。35/83C54XDSP基本知识点

31﹑C54X指令系统中条件操作指令有条件分支转移指令﹑条件执行指令XC﹑条件存贮指令﹑条件调用与返回指令。

36/83C54XDSP基本知识点

32﹑C54X有两条能对其下条指令进行重复操作指令RPT和RPTZ,重复执行次数等于重复计数器内容（RC）+1。RC中内容不能编程设置﹑只能由重复指令提供操作数加载。重复操作功效使得那些乘法/累加和数据块传送等多周期指令在执行一次之后变成单周期指令。37/83C54XDSP基本知识点

33﹑单条重复指令一旦被取指﹑译码,直到重复循环完成以前,对全部中止（包含NMI,但不包含RESET）均不响应,但在执行重复操作期间,假如′C54X响应HOLD信号,那么若ST1中HM位为0,则继续操作,不然暂停操作。38/83C54XDSP基本知识点

34﹑执行块重复操作指令RPTBNEXT-1时,控制逻辑自动将（PC）+2→RSA,将NEX-1→REA,同时将1→BRAF,之后每执行一次程序块重复操作,BRC减1,直到BRC减到0,便将0→BRAF,所以,在执行块重复操作RPTB之前,必须经过装载指令把重复执行次数n-1加载到BRC。39/83C54XDSP基本知识点

35﹑上电后,且时钟电路已正常工作,在复位引脚输入端加上最少2个机器周期低电平,′C54X便可完成复位操作。复位后（变成高电平）将PC置成FF80H,处理器从FF80H处取指,并开始执行程序,复位后PMST中中止向量指针IPTR置成1FFH,ST1中中止方式位INTM置成1,关闭全部可屏蔽中止,中止标志存放器IFR清0,对SP指针没有初始化。40/83C54XDSP基本知识点

36﹑复位后,PMST中MP/位记载MP/引脚状态,假如MP/=0,处理器便从片内ROM地址FF80H处取指开始执行程序,假如MP/=1,处理器则从片外程序存贮器地址FF80H处取指开始执行程序。41/83C54XDSP基本知识点

37﹑C54X支持硬件中止,也支持软件中止,硬件中止包含由外部中止口信号触发外部硬件中止和由片内外围电路信号触发内部硬件中止。软件中止是由指令INTR﹑TRAP或RESET要求中止。42/83图9-5中止操作流程图43/83C54XDSP基本知识点

38﹑C54X可屏蔽中止有外部引脚—输入中止;片内外围电路,如定时器﹑串行口﹑并行口HPI等引发中止。C54X非屏蔽中止包含全部软件中止,以及两个外部硬件中止NMI和RESET中止。硬件RESET中止对C54X全部操作方式都产生影响,而NMI中止对C54X任何操作都不会产生影响,C54X响应NMI中止时,全部其它中止被禁止。44/83C54XDSP基本知识点

39﹑当一个可屏蔽中止出现时候,IFR中对应中止标志位置1。直到中止得处处理为止,或C54X复位（为低电平）,或将1写到IFR中对应位,或利用对应中止号执行INTR指令。45/83C54XDSP基本知识点

40﹑C54X中开放可屏蔽中止条件是ST1中INTM位=0,IMR中对应位为1。而非屏蔽中止不受INTM位影响,且在IMR存放器中无对应标志位。46/83C54XDSP基本知识点

41﹑INTR软件中止是不可屏蔽中止,它不受ST1中中止屏蔽位INTM影响,当CPU响应INTR中止时,INTM位置1,关闭其它可屏蔽中止。而TRAP指令也是不可屏蔽中止,但它不影响INTM位状态。47/83C54XDSP基本知识点

42﹑RESET指令也是一个不可屏蔽软件中止,它不受INTM位影响,但指令执行后将INTM位置1。硬件复位对ST0﹑ST1及PMST均产生影响,而软件复位不影响PMST。48/83C54XDSP基本知识点

43﹑C54X对于可屏蔽中止,响应条件是：中止优先级别最高﹑ST1中INTM位为0,IMR中对应位为1。49/83C54XDSP基本知识点

44﹑C54X中,中止向量地址是由PMST中IPTR（中止向量指针﹑9位）作为高9位和中止向量序号（5位﹑左移2位﹑低位补0）作为低7位所组成。50/83C54XDSP基本知识点

45﹑C54X允许紧跟在延迟分支转移指令后面2条单字,或一条双字指令先执行完成,从而使延迟分支转移指令变成一条2周期指令。51/83C54XDSP基本知识点

46﹑C54X片内双寻址存贮器DARAM分成若干独立存贮器块,允许CPU在单个周期内对其访问2次,意即：

①在单周期内允许同时访问DARAM不一样块;

②允许处于流水线同一级两条指令分别访问两个存贮器块;

③允许处于流水线不一样级上两条指令访问同一存贮器块。均不会发生时序上冲突。

52/83C54XDSP基本知识点

47﹑为何允许CPU在单周期内访问DARAM2次？这是因为C54X要求对DARAM访问,有在前半周期,有在后半周期。其中取指和读第一个数据是安排在前半周期。而读第二个数据和写数据是安排在后半周期。所以,假如CPU同时（都在前半或后半周期）访问DARAM就会造成时序上冲突。此时CPU可经过将写操作延迟一个周期或者插入一个空周期方法,自动处理时序上冲突。53/83C54XDSP基本知识点

48﹑C54X单寻址存贮器SARAM也是分块,CPU能够在单个周期内对每个存贮器块访问一次,但不能同时访问同一个存贮器块。不然就会出现时序上冲突。此时,将另一次寻址操作自动地延迟到下一个周期,于是造成了流水线等候1个周期。54/83C54XDSP基本知识点

49、因为CPU资源是有限,当某一资源同时被一个以上流水线级访问时就可能发生时序上冲突,其中有些冲突能够由CPU经过延迟寻址方法自动缓解,有些需要由程序员重新安排指令或插入NOP指令加以处理。55/83C54XDSP基本知识点

对以下存贮器映象存放器,假如在流水线中同时对它们寻址就可能发生冲突：ARX、BK、SP、T、PMST、ST0、ST1、BRC及累加器A、B,处理冲突方法就是在这些存放器或字段写操作后面插入若干条NOP指令。需要插入周期数可查阅等候周期表。

在C54X指令中,有些带有保护性操作,如STM、MVDK、MVMM、MVMD等,双字和三字指令都会提供隐含保护周期,这么一来,有时能够不插入或少插入NOP指令了。

56/83C54XDSP基本知识点

50、C54X片内定时器是一个软件可编程定时器,它主要由定时器存放器TIM、定时器周期存放器PRD和定时器控制存放器TCR组成,TIM是一个16位减1计数器,PRD是一个16位时间常数存放器。经过编程能够控制订时器产生定时中止,定时中止周期为CLKOUT×（TDDR＋1）×（PRD＋1）

57/83C54XDSP基本知识点

51、对定时器初始化编程步骤

(1)先将TCR中TSS位置1,关闭定时器;

(2)加载PRD;

(3)重新加载TCR（使TDDR初始化,令TSS位为0,以接通CLKOUT;TRB位置1,以产生正脉冲信号,加载定时器时间常数）,开启定时器。58/83C54XDSP基本知识点

要开放定时器中止,必须（设STI中INTM＝１）：

⑴将１写到IFR中TIN位,该位变成0,去除还未处理完定时器中止;

⑵将IMR中TINT位置１,开放定时器中止;

⑶将STI中INTM清０,从整体上开放中止（开放全部可屏蔽中止）。

59/83C54XDSP基本知识点

52、时钟发生器为C54X提供时钟信号。时钟发生器由内部振荡器和锁相环（PLL）电路两部分组成。PLL兼有频率放大和信号提纯功效,所以C54X外部频率源频率能够比CPU时钟频率低,这么就能降低因高速开关时钟所造成高频噪声。

60/83C54XDSP基本知识点

53、C54X有两种形式PLL：硬件配置PLL和软件可编程PLL。所谓硬件配置PLL,就是经过设定′C54X3个引脚CLKMD1、CLKMD2和CLKMD3状态,选定时钟方式。61/83C54XDSP基本知识点

软件可编程PLL,经过软件编程能够选择以下两种时钟方式之一：

①PLL方式,这是靠PLL电路将移入时钟CLKIN乘以从0。25～15共31个系数中一个系数作为CPU时钟。

②DIV方式,将输入时钟CLKIN除以2或4提供给CPU,这时全部模拟电路包含PLL电路都关断,功耗最小。

62/83C54XDSP基本知识点

54、软件可编程PLL,在芯片复位时,时钟方式由3个引脚CLKMD1、CLKMD2、CLKMD3状态决定。复位后能够对16位时钟方式存放器CLKMD编程加载,以配置成所要求时钟方式。

63/83C54XDSP基本知识点

55、在PLL锁定之前,它是不能用作C54X时钟,为此能够经过对CLKMD存放器中PLLCOUNT8位字段编程,以自动延迟定时直到PLL锁定为此。这主要靠PLL中锁定定时器,它是一个8位减1计数器。当初钟发生器从DIV工作方式转移到PLL工作方式时,锁定定时器工作,当CLKMD中PLLCOUNT字段计数值加载给PLL锁定定器后,每来16个输入时钟CLKIN计数器减1,直到减到0,PLL才开始对C54X定时,所以锁定延迟时间设定范围为（0～255）×16×CLKIN个周期。

64/83C54XDSP基本知识点

56、PLL锁定时间与CLKOUT频率关系如图1-35所表示。由CLKOUT值能够从图上求得锁定时间,有了锁定时间,便可按下式求出PLLCOUNT值了：

PLLCOUNT（十进制数）>锁定时间/16×TCLKIN65/83C54XDSP基本知识点

57、主机接口HPI是一个8位并行口,用来与主设备或主处理器接口。外部主机是HPI主控者,它能够经过HPI直接访问CPU存放空间,包含存贮器映象存放器。HIP是主机一个外围设备。C54X与主机传送数据时,HPI能自动地将外部接口传来连接8位数组合成16位数后传送给C54X。

66/83C54XDSP基本知识点

58、HPI主要由HPI存贮器（HPIRAM）、HPI地址存放器（HPIA）、HPI数据锁存器（HPID）、HPI控制存放器(HPIC)和HPI控制逻辑五个部分组成。HPIRAM为2K字DARAM,主要用于C54X与主机之间传送数据,也可作为双寻址RAM或程序RAM。HPIA只能被主机寻址,存放器中存放是主机要访问HPIRAM单元地址。HPID也只能被主机直接访问,其中内容是主机当前读/写HPIRAM数据。HPIC可被C54X也可被主机访问。

67/83C54XDSP基本知识点

59、HPI有两种工作方式：共用寻址方式SAM和仅主机寻址方式HOM。在共用寻址方式下,主机和C54X都能寻址HPIRAM,在仅主机寻址方式下,仅能让主机寻址HPIRAM,假如工作时序周期发生冲突,则主机有更高优先权。C54X等候一个周期。

68/83C54XDSP基本知识点

60、HPI存贮器地址自动增量特征（使引脚HCNTL1、HCNTL0＝01,进入地址自动增量方式）,能够用来连续寻址HPIRAM,在自动增量方式,每进行一次读操作,都会使HPIA事后增1,每进行一次写操作,都会使HIPA事先增1。

69/83C54XDSP基本知识点

61、HPIC存放器是一个16位存放器,其中有4个状态位控制着HPI操作。因为主机接口总是传送8位字节,在主机这一边就以相同内容高字节与低字节经过8位HPI数据总线传送给HPIC（选择HCNTL1和HCNTL0均为0）。在′C54X这一边HPIC高位是不用,控制/状态位都在低4位,寻址HPIC地址为002CH。

70/83C54XDSP基本知识点

62、C54X含有高速、全双工串行口,它有三种形式：标准同时串行口SSP、缓冲串行口BSP和时分多路串行口TDM。′C54X串行口都是双缓冲。

71/83C54XDSP基本知识点

63、标准同时串行口SSP是由16位数据接收存放器DRR、数据发送存放器DXR、接收移位存放器RSR、发送移位存放器XSR以及控制电路所组成。收、发部分还有与之相关时钟、帧同时脉冲信号,串行数据可按8位字节或16位字转换。

72/83C54XDSP基本知识点

64、缓冲串行口BSP是在标准同时串行口基础上增加了一个自动缓冲单元ABU,它是一个增强型标准串行口。ABU利用独立于CPU专用总线,让串行口直接读/写C54X内部存贮器。

73/83C54XDSP基本知识点

65、BSP有两种工作方式：非缓冲方式和自动缓冲方式。当工作在非缓冲方式时ABU是透明,数据传送操作与标准同时串行口一样,串行口产生以字为基础中止加到CPU,作为接收和发送中止。当工作在缓冲方式时,串行口直接与C54X内部存贮器进行16位数据传送。

74/83C54XDSP基本知识点

66、时分多路串行口TDM是将时间间隔分成若干个子间隔,按事先要求,每一个子间隔表示一个通信信道,C54XTDM最多能够有8个TDM信道可用,每个器件能够用1个信道发送数据,用1个或多个信道接收数据。

75/83C54XDSP基本知识点

67、TDM串行口也有两种工作方式：非TDM方式和TDM方式,当工作在非TDM方式时,其功效与标准同时串行口是一样。

76/