《电工学》简明第十三章省公开课金奖全国赛课一等奖微课获奖课件

1第13章门电路和组合逻辑电路1/12622第13章门电路和组合逻辑电路13.1分立元件门电路13.3CMOS门电路13.2TTL门电路13.4组合逻辑电路分析和设计13.5加法器13.6编码器2/126331.掌握基本门电路逻辑功效、逻辑符号、状态表和逻辑表示式。了解TTL门电路、CMOS门电路特点;3.会分析和设计简单组合逻辑电路;了解加法器、编码器等惯用组合逻辑电路工作原理和功效;本章要求：2.会用逻辑代数基本运算法则化简逻辑函数;第13章门电路和组合逻辑电路3/12644模拟信号：随时间连续改变信号模拟信号数字信号电子电路中信号模拟信号正弦波信号t三角波信号t4/12655

处理模拟信号电路称为模拟电路。如整流电路、放大电路等，重视研究是输入和输出信号间大小及相位关系。

在模拟电路中，晶体管三极管通常工作在放大区。脉冲信号

是一个跃变信号，而且连续时间短暂。尖顶波t矩形波t5/12666

处理数字信号电路称为数字电路，它重视研究是输入、输出信号之间逻辑关系。

在数字电路中，晶体管普通工作在截止区和饱和区，起开关作用。脉冲信号正脉冲：脉冲跃变后值比初始值高负脉冲：脉冲跃变后值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲6/1267713.1

基本门电路及其组合

逻辑门电路是数字电路中最基本逻辑元件。

所谓门就是一个开关，它能按照一定条件去控制信号经过或不经过。门电路输入和输出之间存在一定逻辑关系(因果关系)，所以门电路又称为逻辑门电路。13.1.1逻辑门电路基本概念

基本逻辑关系为“与”、“或”、“非”三种。

下面经过例子说明逻辑电路概念及“与”、“或”、“非”意义。7/12688220V+-

设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。逻辑表示式：

Y=A•B1.“与”逻辑关系“与”逻辑关系是指当决定某事件条件全部具备时，该事件才发生。000101110100ABYBYA状态表8/12699BY220VA+-2.“或”逻辑关系

“或”逻辑关系是指当决定某事件条件之一具备时，该事件就发生。逻辑表示式：

Y=A+B状态表000111110110ABY9/12610103.“非”逻辑关系

“非”逻辑关系是否定或相反意思。逻辑表示式：Y=A状态表101AY0Y220VA+-R10/1261111基本逻辑关系与或非非逻辑运算非

逻辑状态表逻辑式：F=A

AF0110或逻辑运算逻辑式：F=A+B或

逻辑状态表

ABF000011101111与逻辑运算逻辑式：F=A•B与逻辑状态表ABF00001010011111/1261212

由电子电路实现逻辑运算时，它输入和输出信号都是用电位（或称电平）高低表示。高电平和低电平都不是一个固定数值，而是有一定改变范围。

门电路是用以实现逻辑关系电子电路，与前面所讲过基本逻辑关系相对应。

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。13.1.2分立元件基本逻辑门电路12/1261313

电平高低普通用“1”和“0”两种状态区分，若要求高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采取正逻辑。100VUCC高电平低电平13/12614开关元件二极管反向截止：开关接通开关断开三极管（C,E)饱和区：

截止区：开关接通CEB开关断开

正向导通：

CEB门(电子开关)满足一定条件时，电路允许信号经过

开关接通。开门状态：关门状态：条件不满足时，信号通不过

开关断开。14/12615151.二极管“与”门电路(1)电路(2)工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y

为“0”。0V0V0V0V0V3V+12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V15/12616161.二极管“与”门电路(3)逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”Y=ABC逻辑表示式：

逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表16/12617172.二极管“或”门电路(1)电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-12VRDADCABYDBC(2)工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y

为“1”。17/12618182.二极管“或”门电路(3)逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表示式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表18/12619193.晶体管“非”门电路+UCC-UBBARKRBRCYT10截止饱和(2)逻辑表示式：Y=A“0”10“1”(1)电路“0”“1”AY“非”门逻辑状态表逻辑符号1AYR1DR2AF+12V+3V嵌位二极管19/12620201.与非门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表示式：1Y“非”门13.1.3

基本逻辑门电路组合20/12621212.或非门电路Y≥1ABC“或非”门1Y13.1.3

基本逻辑门电路组合“或”门ABC>1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”门逻辑状态表Y=A+B+C逻辑表示式：21/1262222例：依据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y222/126233.逻辑符号对照曾用符号美国符号ABYABYABYAAY国家标准符号AB&A1ABYAB≥123/1262424

复合门电路:由基本门电路组合而成。

复合门与非门或非门与或非门异或门同或门与门+非门或门+非门与门+或门+非门惯用不太惯用24/1262525

复合门电路与非门逻辑符号逻辑式＆1ABF＆ABF或非门AB≥1F1ABF≥1＆＆1≥1ABCDF与或非门F=AB+CDF=AB＆≥1ABCDF=1ABF=AB+AB异或门同或门=1ABF=AB+AB25/126262613.2TTL门电路(三极管—三极管逻辑门电路)

TTL门电路是双极型集成电路，与分立元件相比，含有速度快、可靠性高和微型化等优点，当前分立元件电路已被集成电路替换。下面介绍集成“与非”门电路工作原理、特征和参数。26/1262727T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1输入级中间级输出级13.2.1TTL“与非”门电路1.电路E2E3E1B等效电路C多发射极三极管27/1262828T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1(1)输入全为高电平“1”(3.6V)时2.工作原理4.3VT2、T5饱和导通钳位2.1VE结反偏截止“0”(0.3V)

负载电流（灌电流）输入全高“1”,输出为低“0”1VT1R1+UccT4三个PN结导通需2.1V28/1262929T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止

负载电流（拉电流）(2)输入端有任一低电平“0”(0.3V)(0.3V)“1”“0”输入有低“0”输出为高“1”

流过E结电流为正向电流5VVY

5-0.7-0.7

=3.6V逻辑关系：任0则129/1263030有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表示式：Y&ABC“与非”门30/126313174LS00、74LS20管脚排列示意图&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)31/126323213.2.2三态输出“与非”门当控制端为高电平“1”时，实现正常“与非”逻辑关系

Y=A•B“1”控制端DE1.电路D截止T5Y

R3R5AB

R4R2R1T3T4T2+5VT132/126333313.2.2三态输出“与非”门“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.电路导通1V1V当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。33/1263434&YEBA逻辑符号

0

高阻0

0

1

1

0

1

11

1

0

111

1

10

表示任意态13.2.2三态输出“与非”门三态输出“与非”状态表ABEY功效表输出高阻34/126353535三态门应用：可实现用一条总线分时传送几个不一样数据或控制信号。“1”“0”“0”如图所表示：总线&A1B1E1&A2B2E2&A3B3E3A1

B135/1263636三、TTL与非门特点：3.由三极管组成，能够做成集成电路。1.只需一个工作电源(+5V)。2.输出经典值高电平为3.4V、低电平为0.3V。TTL与非门在使用时多出输入端处理：接+5V。悬空（悬空视为“1”）输入端并联使用。

普通UOH2.4V

UOL

0.4V便认为合格。

阈值电压UT=1.4V当只有两个输入信号A、B时，

C为多出端&ABFC+5V36/12637门电路多出输入端处理：普通不允许将多出输入端悬空（悬空相当于高电平），不然将会引入干扰信号。（1）对与逻辑（与、与非）门电路，应将多出输入端经电阻（1～3Ω）或直接接电源正端。（2）对或逻辑（或、或非）门电路，应将多出输入端接“地”。（3）假如前级（驱动级）有足够驱动能力，也可将多出输入端与信号输入端联在一起。37/1263838其它问题数字集成电路共分两大类：TTL电路CMOS电路Transistor—TransistorLogicCO-MetallicOxideSemiconductor（互补金属氧化物半导体）TTL电路CMOS电路工作速度高，带负载能力强；工作电源+5V；多出端能够悬空，悬空视为“1”。理论上能够，但普通不采取。功耗低，抗干扰能力强；工作电源+3~18V；多出端不能够悬空。易烧坏管子38/126393913.3.1CMOS非门电路AYT2+UDDT1N沟道P沟道GGDSS13.3CMOS门电路

PMOS管NMOS管CMOS管负载管驱动管(互补对称管)A=“1”时，T1导通，

T2截止，Y=“0”A=“0”时，T1截止，

T2导通，Y=“1”Y=A39/1264040T4

与T3并联，T1

与T2串联；

当AB都是高电平时,T1

与T2同时导通，T4与T3同时截止；输出Y为低电平。

当AB中有一个是低电平时，T1与T2中有一个截止，T4与T3中有一个导通,输出Y为高电平。13.3.2CMOS与非门电路ABT4T3T1T2+UDDY1.电路2.工作原理GSDDSGGGSSDD40/126414141BT4T3T1T2AY

当AB中有一个是高电平时，T1

与

T2中有一个导通，T4

与T3中有一个截止，输出Y为低电平。

当AB都是低电平时，T1

与T2同时截止，T4与T3同时导通；输出Y为高电平。13.3.3CMOS或非门电路1.电路2.工作原理41/12642例1、CMOS电路如图所表示，已知输入信号波形，试写出输出信号F波形。A1FAF＆ABFFAB42/12643&ABFC例2、CMOS电路如图所表示，已知输入信号波形，试写出输出信号F波形。≥1ABFAFABCBF43/126444413.4组合逻辑电路分析和设计

逻辑代数（又称布尔代数），它是分析设计逻辑电路数学工具。即使它和普通代数一样也用字母表示变量，但变量取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量大小，而是表示两种相互对立逻辑状态。13.4.1逻辑代数44/12645451.常量与变量关系一、逻辑代数运算法则2.逻辑代数基本运算法则自等律0-1律重合律还原律互补律交换律45/12646462.逻辑代数基本运算法则普通代数不适用！证:结合律分配律A+1=1

AA=A.46/1264747110011111100反演律列状态表证实：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A47/1264848证实：A+AB=A（3）（4）（5）（6）48/126494949逻辑函数表示方法逻辑式状态表逻辑图卡诺图

逻辑式：用基本运算符号列出输入、输出变量间逻辑代数式

卡诺图：与变量最小项对应按一定规则排列方格图

用逻辑符号表示输入、输出变量间逻辑关系

逻辑图：

状态表：列出输入、输出变量全部逻辑状态二、逻辑函数表示方法49/126505050下面举例说明这四种表示方法。

例：有一T形走廊，在相会处有一路灯,在进入走廊A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”50/1265151

1.列逻辑状态表用输入、输出变量逻辑状态(“1”或“0”)以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y001101010110100110101100111151/12652522.逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表示逻辑函数表示式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一个组合中，输入变量之间是“与”关系，

0000

A

B

C

Y001101010110100110101100111152/1265353各组合之间是“或”关系2.逻辑式反之，也可由逻辑式列出状态表。

0000

A

B

C

Y001101010110100110101100111153/12654543.逻辑图YCBA&&&&&&&>1CBA54/1265555逻辑函数化简

由逻辑状态表直接写出逻辑式及由此画出逻辑图，普通比较复杂；若经过简化，则可使用较少逻辑门实现一样逻辑功效。从而可节约器件，降低成本，提升电路工作可靠性。

利用逻辑代数变换，可用不一样门电路实现相同逻辑功效。化简方法公式法卡诺图法55/1265656561.应用运算法则化简化简逻辑式子应用较多公式：

A+1=1,AA=0

A+A=1,A+A=A

A·A=A,A=AA·B=A+BA+B=A

·

BA+AB=A56/1265757例1：化简1.应用逻辑代数运算法则化简（1）并项法例2：化简（2）配项法57/1265858例3：化简（3）加项法（4）吸收法吸收例4：化简58/1265959例1：化简吸收吸收吸收吸收59/12660（5）配项消项法：或或[例][例]冗余项冗余项60/12661综合练习：61/126626213.4.2

组合逻辑电路分析与设计

组合逻辑电路：任何时刻电路输出状态只取决于该时刻输入状态，而与该时刻以前电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出62/1266363一、组合逻辑电路分析(1)由逻辑图写出输出端逻辑表示式(2)利用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功效已知逻辑电路确定逻辑功效分析步骤：63/1266464例1：分析下列图逻辑功效(1)写出逻辑表示式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1AB&&&&YY3Y264/1266565(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..65/1266666(3)列逻辑状态表Y=AB+AB=AB逻辑式(4)分析逻辑功效输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号ABY00110011100166/1266767(1)写出逻辑式例2：分析下列图逻辑功效A

B.Y=ABAB

.A•B化简A

B

=AB+AB&&11BAY&67/1266868(2)列逻辑状态表Y=AB+AB(3)分析逻辑功效

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY00110010011168/126696969例3：分析下列图逻辑功效Y&&1BA&C101AA写出逻辑式：=AC+BCY=AC•BC设：C=1封锁打开选通A信号69/126707070BY&&1BA&C001设：C=0封锁选通B信号打开例3：分析下列图逻辑功效B写出逻辑式：=AC+BCY=AC•BC70/12671特点：

C=1时选通A路信号；

C=0时选通B路信号。信号选通电路CABY00000011010001111000101011011111状态表71/12672例4：某一组合逻辑电路如图所表示，是分析其逻辑功效。解：由逻辑图写出逻辑式，并化简

7272/1267373ABCY00010010010001101000101011001111状态表（2）由逻辑式列出状态表73/1267474（3）分析逻辑功效只当ABC全为0或全为1，输出Y才为1，不然为0。故该电路称为判一致电路。可用于判断三个输入端状态是否一致。74/12675[例5]分析图中所表示电路逻辑功效，输入信号A、B、C、D是一组二进制代码。&&&&&&&&&&&&ABCDY[解]1.逐层写输出函数逻辑表示式WX75/12676&&&&&&&&&&&&ABCDYWX2.化简76/126773.列状态表ABCDABCDYY000000010010001101000101011001111000100110101011110011011110111111111111000000004.功效说明：当输入四位代码中1个数为奇数时输出为1，为偶数时输出为0—检奇电路。77/1267878二、组合逻辑电路设计依据逻辑功效要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表示式(3)简化和变换逻辑表示式(4)画出逻辑图设计步骤以下：78/1267979

例1：设计一个三人(A、B、C)表决电路。每人有一按键，假如赞同，按键，表示“1”；如不赞同，不按键，表示“0”。表决结果用指示灯表示，多数赞同，灯亮为“1”，反之灯不亮为“0”。(1)列逻辑状态表(2)写出逻辑表示式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。0000

A

B

C

Y001001000111100010111101111179/1268080(3)用“与非”门组成逻辑电路在一个组合中，各输入变量之间是“与”关系各组合之间是“或”关系0000

A

B

C

Y001001000111100010111101111180/126814.画逻辑图—用与门和或门实现ABYC&&≥1&—用与非门实现&81/126828282三人表决电路&

&

ABCY82/126838383例2:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1容量是G2两倍。假如一个车间开工，只需G2运行即可满足要求；假如两个车间开工，只需G1运行，假如三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行逻辑图。

设：A、B、C分别表示三个车间开工状态：

开工为“1”，不开工为“0”；

G1和

G2运行为“1”，不运行为“0”。(1)依据逻辑要求列状态表

首先假设逻辑变量、逻辑函数取“0”、“1”含义。83/126848484

逻辑要求：假如一个车间开工，只需G2运行即可满足要求；假如两个车间开工，只需G1运行，假如三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)依据逻辑要求列真值表0111001010001101101001010011100110111000ABC

G1G2真值表84/126858585(2)由状态表写出逻辑式(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G210001101真值表(4)用“与非”门组成逻辑电路85/126868686(5)画出逻辑图ABCABC&&&&&&&&&G1G286/12687

[例3]设计一个监视交通信号灯工作状态逻辑电路。正常情况下，红、黄、绿灯只有一个亮，不然视为故障状态，发出报警信号，提醒相关人员修理。[解]

1.状态赋值

输入变量：1--亮0--灭输出变量：R（红）Y（黄）G（绿）Z（有没有故障）1--有0--无列状态表RYGZ000001010011100101110111100101112.列逻辑式并化简：87/126883.画逻辑图&1&&&11≥1RGYZ88/126898913.5

加法器十进制：0~9十个数码，“逢十进一”。

在数字电路中，惯用组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几个经典组合逻辑电路基本结构、工作原理和使用方法。

在数字电路中，为了把电路两个状态(“1”态和“0”态)与数码对应起来，采取二进制。二进制：0，1两个数码，“逢二进一”。89/12690909013.5

加法器加法器:

实现二进制加法运算电路进位如：0

0

0

0

11+10101010不考虑低位来进位半加器实现要考虑低位来进位全加器实现90/12691例：A=1101,B=1001，计算A+B。11011001+011010011加法运算基本规则：(1)逢二进一。(2)最低位是两个数最低位叠加，不需考虑进位。(3)其余各位都是三个数相加，包含加数、被加数和低位来进位。(4)任何位相加都产生两个结果：本位和、向高位进位。用半加器实现用全加器实现13.5

加法器91/126929213.5.1半加器

半加：实现两个一位二进制数相加，不考虑来自低位进位。AB两个输入表示两个同位相加数两个输出SC表示半加和表示向高位进位逻辑符号：半加器：COABSC

92/1269393半加器逻辑状态表逻辑表示式逻辑图&=1ABSCA

B

S

C000001101010110193/126949413.5.2全加器输入Ai表示两个同位相加数BiCi-1表示低位来进位输出表示本位和表示向高位进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位进位。逻辑符号：

全加器：AiBiCi-1SiCiCO

CI94/1269595(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

000000011001010011011001010101110011111195/1269696半加器组成全加器>1BiAiCi-1SiCiCO

CO

逻辑图&=1>1AiCiSiCi-1Bi&&96/1269713.5.3加法器实现多位二进制数相加电路1.4位串行进位加法器特点：电路简单，连接方便速度低

=4tpdtpd

—1位全加器平均

传输延迟时间C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI97/126982.超前进位加法器

作加法运算时，总进位信号由输入二进制数直接产生。…特点优点：速度快缺点：电路比较复杂98/12699超前进位电路

ΣS3

ΣS2

ΣS1

ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI…C0C1C2集成芯片CMOS：CC4008TTL：

7428374LS283应用举例8421BCD码

→

余

3码99/126100100100

含有编码功效逻辑电路称为编码器。Y1I1编

码

器Y2YmI2In代码输出信息输入编

码

器

框

图用文字、符号或者数字表示特定对象过程（用二进制代码表示不一样事物）编码：13.6

编码器100/12610110113.6.1二进制编码器将输入信号编成二进制代码电路。2n个n位编码器高低电平信号二进制代码分类：二进制编码器二—十进制编码器优先编码器2n→n10→4或普通编码器101/126102102(1)分析要求：

输入有8个信号，即N=8，依据2n

N关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上信号同时有效。(3)

设输入信号高电平有效。解：102/126103103001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2

Y1

Y0103/126104104(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7104/126105105(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0105/126106106将十进制数0~9编成二进制代码电路13.6.2二–

十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码106/126107用

4位二进制代码对

0~9

十个信号进行编码电路1.8421BCD编码器2.8421BCD优先编码器3.集成

10线

-4线优先编码器（7414774LS147）几个惯用编码1.二-十进制编码8421码

余

3码

2421码5211码

余

3循环码

右移循环码循环码（反射码或格雷码）ISO码ANSCII（ASCII）码二-十进制编码器2.其它I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3二~十进制编码器107/126108108

列编码表：四位二进制代码能够表示十六种不一样状态，其中任何十种状态都能够表示0~9十个数码，最惯用是8421码。8421BCD码编码表000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111108/126109109

写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7109/126110110画出逻辑图10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0110/126111111

法二：111/126112112十键8421码编码器逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9001100112/12611311313.7

译码器和数字显示

译码是编码反过程，它是将代码组合译成一个特定输出信号。13.7.1二进制译码器8个3位译码器二进制代码高低电平信号113/126114114状态表

例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出114/126115115写出逻辑表示式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC115/126116116逻辑图CBA111