毕业论文：基于CPLD的出租车计价器的设计

的出租车自动计价系统的设计专业名称：信息工程指导教师：大学讲师I随着电子行业的迅猛发展，计价器在各个领域中的使用越来越频繁，用户对计价器的要求也越来越高。以出租车多功能计价器为例，用户不仅要求计价器性能稳定，计费准确；不同国家和地区的收费方式存在差异，即使在同一地区，不同车型的出租车其收费方式也有差别，而且出租车还面临几年一次的调价或调整收费方式等问题。传统的基于单片机设计的出租车多功能计价器已远远跟不上这种变化，功能升级很繁琐，需要硬件重组和软件更新同步进行，成本高，并且每次升级都可能产生新的不稳定因素；而本设计是基于复杂可编程逻辑器件(CPLD)的出租车自动计价系统，采用超高速集成电路硬件描述语言VHDL和逻辑综合为基础的自顶向下的电路设计方法，在硬高，市场前景良好，而且开发成本低，周期短，极大的满足了用户的变化要求。关键词：硬件设计CPLD超高速集成电路硬件描述语言仿真基于CPLD的出租车自动计价系统的设计ineachrealmofusageismoreandmoremultifarious,accurate;thefor-rentcarofdifferentthewayblem.Traditionalaccordingtoamachinedesignofmulti-functionchargesoftwarerenewalsynchronously,thecostishigh,andupgralatelyunsteadyfactor;butaccordingtoprogrammabdesignmethod,DoesnotchangeinthehardwareelectKeywords:Hardwaredesig基于CPLD的出租车自动计价系统的设计1前言 错误!未定义书签。11.1课题研究背景 11.2本文所做的工作 32相关技术介绍 4 4 4 5 52.2.1XC9500系列器件结构简述 52.2.2可编程CPLD芯片XC9572产品规格说明 82.3VHDL语言简介 2.3.2使用VHDL语言的可行性 3出租车自动计价系统的设计 3.1系统基本设计思想及实现的功能及要求 3.1.1系统基本设计思想 3.1.2系统实现的功能及要求 3.2系统硬件设计 3.2.1外围电路介绍 3.3系统软件设计 3.3.1电子钟程序设计 3.3.2计价部分程序设计 26 参考文献 基于CPLD的出租车自动计价系统的设计附录A(系统程序)......................................33基于CPLD的出租车自动计价系统的设计1当今社会是数字集成电路广泛应用的社会。数字集成电路由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC,几万门以上)以及许多具有特定功能的专用集成电路ASIC(ApplicationSpecificIntegratedCircuit)。在现代复杂的数字逻辑系统中，专用集成电路的应用越来越广泛，曾经广泛使用的由基本逻辑门和触发器构成的中小规模集成电路所占的比例越来越少。专用集成电路ASIC是面向用户定义用途或特定功能的大规模，超大规模集成电路。专用集成电路的英文是ApplicationSpecificIntegratedCircuit,SIC是其英文缩写。ASIC有数字的、模拟的、数字和模拟混合的。按制造方式区分，有全定制ASIC、有半定制ASIC、可编程ASIC三种。其中可编程ASIC可做到用户在现场对其编程来实现各种特定的逻辑功能。正是可编程ASIC独特的器件性能和应用方式使拥护可“自制”大规模数字集成电路的理想成为现实。现在，使用可编程ASIC和相应的EDA开发系统，用户可以借助计算机实现各种实际的数字电路或电子系统的设计、功能模拟、时间模拟以及系统调试。因此，可编程ASIC的问世及广泛应用促进了电子系统设计方法的重大变从20世纪70年代Intel公司第一个推出4004MPU起到80年代初，是MPU技术飞速发展的时期。MPU技术的快速渗透刺激了MPU外围LSI器件的发展。当时由MPU、MPU的外围LSI器件，通用IC这三大积木块搭起来可以标准地实现一个复杂的电子系统。到了20世纪80年代中期MPU由8位、16位发展到32位，速度和集成度越来越高，再加上电子产品的少少批量多品种化趋势，高速低功耗及小型化的要求，原来的电子系统中MPU的外围LSI和通用IC适应不了这一技术上的变化。20世纪80年代中期以来可编程ASIC以其现场可编程，高速，高集成度的优势充当了电子系统中的新的积木块。由MPU、存储器和可编程ASIC这三个可编程的积木块组成现代电子系统已形成趋势或潮流。是否采用可编程ASIC来实现电子产品的设计已成为衡量电子产品是否先进的标准之一。可以说可编程ASIC技术是现代电子系统设计的新潮流，对于一个现代电子系统设计师来说，学习应用可编程ASIC技术势在必行。基于CPLD的出租车自动计价系统的设计2虽然ASIC的成本很低，但设计周期长，投入费用高。可编程逻辑器件(PLD,到高密度的现场可编程门阵列(FPGA,FieldProgrammableGateArray)和复杂可编程逻辑器件CPLD(ComplexProgrammableLogicDevice)/的发展过程。大规模可编程逻辑器件的出现打破了中小规模通用型集成电路和大规模专用集成电路垄断的天下，它们既继承了专用集成电路的高集成度、高可靠性的优点，又克服了专用集成电路设计周期长、投资大和灵活性差的缺点；它们也可以解决使电子系统小型化、低功耗、高可靠性等问题。利用它们进行产品开发，不仅设计制造成本低、设计开发周期短、开发工具先进、可靠性高，而且具有完全的知识产权，给设计人员带来了诸多方便。FPGA/CPLD因此被广泛应用于电子产品的原型设计和电子产品生产(一般在1万件以下)之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均应用FPGA和CPLD器件。FPGA与CPLD都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件的基础之上发展起来的，它们在高密度、高速度、低功耗等方面发展很快，同以往的PLA、PAL、GAL等相比较，FPGA/CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。在这十几年的发展过程中，以FPGA/CPLD为代表的数字系统现场集成技术取得了惊人的发展，单一芯片的门数从几百门增加到数百万门，现场可编程逻辑器件从最初的1200个可利用门，发展到90年代的25万个可利用门。目前，国际上著名半导体器件公司有Xilinx,Lattice,Altera等，研发出若干新型的大规模可编程逻辑器件。CPLD有Xilinx推出了数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。随着可编程逻辑器件及EDA技术的高速发展，电子系统向集成化、小型化、大规模和高速度的方向发展，电子系统的设计技术和工具也发生了深刻的变化。计算机技术的普及加速了电子设计自动化技术的进程，EDA开发系统的自动化和智能化程度也日由美国国防部提出的VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)即超高速集成电路硬件描述语言，是为了要解决项目间的信息交换困难和设计维护困难，同时也为解决当时的超高速集成电路(VHSIC,VeryHighSpeedIntegrated3Circuit)计划而提出的一种硬件描述语言，采用高层次的、自顶向下的设计方法来描述硬件，非常适合当前需要。它改变了传统的数字系统的描述方法和设计方法，使得软件实现硬件化、硬件设计软件化、用户自制大规模和超大规模集成电路等都成为了现实。美国国防部1987年12月IEEE接受VHDL为标准的HDL,这就是今天的IEEEFoundationSeries可编程器件开发系统是Xilinx公司设计的EDA工具，具有很强的开发和设计功能，是电子设计不可缺少的工具，他可以接受多种方式的输入：原理图输入、文本输入(硬件描述语言)、第三方EDA工具提供的接口等。系统的仿真器具有很强灵活性，可以控制对单器件或多器件的仿真。1.2本文所做的工作出门坐出租车已成为现在很多人的选择，不仅随叫随到而且快捷方便，那么公平合理准确的计费就成为人们最关注的问题。本文主要内容是利用CPLD可编程逻辑器件设计并实现一个适合实际的出租车计价系统，采用VHDL语言进行编程，编程环境为Xilinx公司的可编程器件的开发系统 (XilinxFoundation),源程序文件经编译后下载到可编程逻辑器件XC9572芯片内部后，可应用于实际的出租车计价系统中。42相关技术介绍的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA/CP2.1.1CPLD的基本结构输出宏单元组成。其与阵列比PAL大得多，但并非靠简单的增大阵列的输入、输出端常是由多个类似PAL功能块组成，具有很大的固定于芯片上的布线资源，通过位于中般互连矩阵有两种形式：基于阵列的互连和基于多横开关的实现方式，它允许任何输入到互连矩阵中布通的。基于多路开关的互连是对逻辑块的每个高级的有限状态机；具有ISP性能的CPLD,可以直接在系统内对其进行编程，因而类似于具有ISP性能的SRAM查找表类型的FPGA。520世纪80年代中期，Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD和与标准门阵列类似的FPGA,它们都具有体系结构和逻辑单元灵活、集成度高以及适用(1)目前的CPLD主要是基于E2PROM或FLASH存储器编程,编程次数达1万次。其优点是在系统断电后,编程信息不丢失。CPLD又可分为在编程器上编程和在系统编程(ISP)CPLD两种。ISP器件的优点是不需要编程器,可先将器件装焊于印制板,再经过编程电缆进行编程，编程、调试和维护都很方便。(2)CPLD是将多个可编程阵列逻辑(PAL)器件集成到一个芯片,具有类似PAL的结构。一般情况下CPLD器件中至少包含三种结构：可编程逻辑功能块(FB);可编程I/O单元;可编程内部连线。(3)在速度上CPLD优于FPGA。由于FPGA是门级编程,且-CLB之间是采用分布式互连;而CPLD是逻辑块级编程,且其逻辑块互连是集总式的。因此,CPLD比FPGA有较高的速度和较大的时间可预测性,产品可以给出引腿到引腿的最大延迟时(4)FPGA/CPLD软件包中有各种输入工具和仿真工具，以及版图设计工具和编程器(5)电路设计人员使用FPGA/CPLD进行电路设计时，软件易学易用。2.2Xilinx公司可编程逻辑器件介绍次设计所使用的可编程逻辑器件是由Xilinx公司生产的CPLD器件——XC9572。以下就对Xilinx公司生产的XC9500系列以及本次所采用的XC9572进行介绍。2.2.1XC9500系列器件结构简述XC9500系列器件采用ISP技术。每个XC9500系列器件是一个由多个功能块(FB)基于CPLD的出租车自动计价系统的设计6入和输出的缓冲，每个FB提供具有36个输入和18个输出的可编程逻辑的容量。FastCONNECT开关矩阵连接所有FB的输出和输入信号到FB的输入端，对于每个FB,12~18个输出(取决于封装的引腿数)和有关的输出使能信号直接驱动I/B。图2.1所示的是XC9500系列器件的结构。它采用了基于Flash的0.35μm技术，可以提供10000次以XC9500系列器件分为以下三种系列(1)XC9500XV系列器件：2.5VISP;引脚至引脚延时3.5ns,fsys=200MHz;多种电压的I/O接口，可以支持的电压为3.3V/2.5V/1.8V。(2)XC9500XL系列器件：3.3VISP;引脚至引脚延时4ns,fsys=196MHz;多种电压的I/O接口，可以支持的电压为5.0V/3.3V/2.5V。(3)XC9500系列器件：5.0VISP;引脚至引脚延时5ns,fsys=126MHz;多种电压的I/O接口，可以支持的电压为5.0V/3.3V。以下介绍一下XC9500系列的基本结构。每个功能块由18个独立的宏单元组成，能够实现组合逻辑和时序逻辑功能。FB能接收全局时钟，输出使能和复位/置位信号。FB生成18个输出以驱动FastCONNECT,这18个输出与其对应的输出使能信号也可以驱动I/OB。功能块的结构框图如图2.1所示Hmb博t基于CPLD的出租车自动计价系统的设计7图2.1功能块FB的结构框图(2)宏单元(Macrocell)通常宏单元由可编程的逻辑阵列、乘积项分配器、可编程寄存器、数据选择器以及一些相应的简单的门电路构成。一般来说，XC9500系列的每一个宏单元可以单独配置成组合逻辑功能或者时序逻辑功能，这主要取决于宏单元中的寄存器是否被旁路。图2.2说明了FB中宏单元的内部结构图2.2FB中宏单元的内部结构(3)开关矩阵(SwitchMatrix)开关矩阵也是CPLD内部可编程的重要资源，其连接信号到FB的输入。所有UOB的输出和所有FB的输出都驱动FastCONNECT开关矩阵。这些信号的任一个都可以通过编程选择以统一的延时驱动每个FB。如图2.3所示。基于CPLD的出租车自动计价系统的设计8提供相应的缓冲，即用来为内部逻辑电路和器件的用户引脚之间提供相应的接口，它的具体结构和输出使能如图2.4所示。图2.3FastCONNECT开关矩阵(5)乘积项分配器(ProductTermAllocator)在XC9500系列CPLD的FB中，乘积项分配器的主要功能是用来控制如何将直接来自于可编程与阵列的5个乘积项分配给相应的宏单元来使用。(1)所有引脚提供7.5ns引脚—引脚逻辑延时；(3)具有1600个可用门的72个宏单元；9(4)72个用户I/O引脚；(5)5VISP(内部系统可编程);t网增构画C金E②可完成所有商用电压和温度范围的编程/擦除；(7)灵活的36V18功能块；①90个乘积项可驱动功能块内18个宏单元的任意乘积项；(8)扩展的IEEEStd1149.1边界扫描支持(JTAG);(9)每个宏单元内具有可编程功率转换模式；基于CPLD的出租车自动计价系统的设计(10)单个输出时有转换速率控制功能；(11)用户可编程地针功能；(12)为设计保护提供的扩展模式安全特性；(13)高驱动的24mA输出；(16)支持多片的XC9500并行编程；(17)支持44脚PLCC,84脚PLCC,100脚PQFP和100脚TQFP封装形式。2、XC9572特性说明XC9572是一种高性能的CPLD,为一般的逻辑集成提供了先进的系统内部编程及测试功能。它由8个36V18功能块组成，功能块提供1600个7.5ns传输延时的可用门。展，还变革性地促进了电子设计自动化技术的进步。世界上一些著名EDA公司的开发工具均支持VHDL。用VHDL语言编程实现数字电子系统硬件设计容易做到技术共享，2.3.1VHDL语言的优点一个电路模块湖一个系统)分成外部(或称可视部分，即端口)和内部(或称可视部分),的概念是VHDL系统设计的基本点。应用VHDL进行工程设计的优点是多方面的。基于CPLD的出租车自动计价系统的设计332基于CPLD的出租车自动计价系统的设计5、由于VHDL具有类属描述语句和子程序调用等功能，对于已完成的设计，在不改变源程序的条件下，只需改变类属参量或函数，就能轻易地改变设计的规模和结构。使用VHDL语言设计出租车自动计价系统，使其实现出租车上电子数字钟和计费器以及预置和模拟汽车启动、停止、暂停等功能，并设计动态扫描电路显示时钟和车费数目，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。VHDL语言编制的程序编译通过下载到特定芯片后，可应用于实际的出租车计价系统中。XilinxFoundation系统是Xilinx公司可编程器件的开发系统之一，是一种目前使用较广的开发系统。该系统提供一个非常友好的用户界面，具有很强的开发和设计功能。在此开发系统下，用户可以完成从设计输入到设计仿真；从设计编译到器件编程，全部操作都在一个图形界面下操作完成。Foundation系统支持Xilinx公司的全部系列的可编程逻辑器件，利用该系统可以开发任何一种Xilinx公司可编程逻辑器件。3出租车自动计价系统的设计3.1系统基本设计思想及实现的功能及要求环境为XilinxFoundationF1.5系统。电子钟程序的设计要有时分秒的计量及显示，并且要有调节时间的功能。计价器程序的设计要部分(计价器),如图3.1所示。(1)在LED数码管上显示时、分、秒；(2)设置清零按键clr,Clr信号有效时，使小时为1和分钟为1;(3)设置小时调整按键，使小时加1,设置分钟调整按键，使分钟加1。(1)实现预置功能，能预置起步费，车行1.5公里内，且累计等待时间2(2)实现计价、计时、计程功能。计价部分为：起步费6元，车行1.5公里外以每计时部分为：计算乘客等待时间，计时器量程(3)设计动态扫描显示电路，显示出租车费、等待时间、行驶路程。(4)公里脉冲传感信号设定为每发一个脉冲代表运行了0.1公里。系统硬件结构及框图如图3.1所示。电子钟电子钟计费模块等待信号计时模块公里脉冲数码管显示分频模块频率信号计程模块控制模块在硬件设计方面，因为是设计它的可实现性，所以电子钟的调节信号、等待信号和启动以及复位手动输入，在使用foundation软件模拟时则使用分频出的不同频率信号。这样硬件设计则主要包括这几部分：频率信号源、键盘、功能芯片XC9572、数码管显示、显示位驱动电路及数码管段选驱动电路。XC9572是一种高性能的CPLD,具有72个用户I/O引脚，图3.2是电路的具体设计电路，数码管显示部分共用了9个LED数码管，分别为4位计价显示，3位计程显示，和2位等待时间显示，电子钟部分的数码管及驱动电路因重复所以省略，总体电路图如图3.2所示，在第三章介绍电子钟的程序设计部分。基于CPLD的出租车自动计价系统的设计信号源晶振电路如图3.3所示。基于CPLD的出租车自动计价系统的设计因为本设计对信号频率精确读要求较高，所以使用240赫兹有源晶振，通过分频得到各分频信号。键盘控制电路如图3.4。键盘控制电路的按键采用行列对应端口接通来实现信号输入，例如当K0按下时，芯片的管脚1和管脚3接通。K0为计价器启动键start,K1为清零键clr,K2为等待信号，K3为公里脉冲，K4、K5为分钟和小时的调节按键。数码管显示驱动电路如图3.5。通过三极管9012对基极电流的放大使数码管a、b、c、d、e、f、g各个显示段点亮，各个显示段则由cx9572输出不同的数值码，来组成不同数字。LED的工作电流在8—10毫安，通过计算R131选择1K电阻排。基于CPLD的出租车自动计价系统的设计图3.5数码管段显示驱动电路位选信号驱动电路如图3.6。图3.6数码管位选驱动电路(部分)位选信号由A4进入，经9013放大电路放大，点亮对应的数码管。也由cx9572的I/O输出的不同数值来循环扫描点亮数码管。数码管采用共阴极，因此当I/O输出为高系统软件总体设计包括四大模块，即分频模块、控制模块、计量模块(含电子钟)和译码显示模块。分频模块对输入脉冲进行分频，得到频率为15Hz、10Hz和1Hz三种频率时钟信号。控制模块是系统的核心部分，对计价器的状态进行控制。计量模块完成钟表计时，出租车计价、计时、计程功能。动态扫描/译码显示模块完成电子钟、计费、计时、计程数据显示。程序设计时将电子钟显示、里程和等待时间显示、计费显示模块的动态扫描功能独立出来，单独设计一个共用的扫描模块，因此将电子钟显示、里程和等待时间显示、计费显示模块各自都分电子钟原理图如图3.7所示。秒个位秒个位秒十位分个位分十位时十位LED数码管位选择信号Scanclk数码管显示时计数器图3.7电子钟原理图电子钟端口信号图见图3.8。fl为系统分频模块产生的1s时钟信号。h_add信号为小时调整按键输入信号。h_add信号有效时，小时数字加1。__clr信号为电子钟清0使能信号。 m0m0图3.8电子钟端口信号电子钟程序设计时主要是1秒脉冲的累加，分别设秒低位、秒高位、分低位、分高位、小时低位和小时高位，我们定义6个4位的信号分别代表电子钟的各位：s0、s1、分别为9和5时，则m0加1,同时s0、s1清0。分钟和小时位也是同样的道理，当m0计到9时则ml加1,当m0和ml分别为9和5时，则h0加1,同时m0、m1清0。小时位在累加到12时则清0,在累加时同时还要判断调节信号(h_add、m_add)是否为0,不为0时则为电子钟调节，调节信号每来一个上升沿，对应的分或小时加1。电子钟程序框图见图3.9所示。等待状态，为0为行使状态。用K0判断出当开始工作时，计费器要循环判断是否有传感器脉冲和等待信号，当一直有传感器脉冲时计费器要累加脉冲数当100米时发送一个里程信号，同时里程信号也要不断累加，当累加到1公里时，显示的里程和金额同时加F1F1上升沿秒信号累加Yhl&h0清0Y是否为12时59分59秒YNm_add信号输入分钟位清0是否为59分钟加1NNNN上相应的金额。当判断到有等待信号时，开始途中等待计价模式，开始等待时间计时。过等待时间2分钟时，按等待单价累加到总金额上，但总路程不加。YK2是否为1NNYY有传感信号够一公里吗N,YNY基于CPLD的出租车自动计价系统的设计是否等待启动等待计时是否大于2分钟Y当计到1分钟时Y当计到1公里时是否大于3启动公里计程图3.12控制模块工作流程图当开始键start按下后，启动计价器，stop-wait为中途等待信号，当有等待信号时，控制器启动等待计时模块，开始计等待时间，当stop-wait为0,而有公里脉冲时，计价器则开始计程。计量模块分三部分：计价模块、计时模块、计程模块。f图3.13计程模块端口信号启动计程启动计程脉冲信号累加Km₀是否为9Km₁加1,Kmo清0Km₁是否为9YKm₂是否为9Km₂加1,Km₁清0NN计程模块的作用就是一个累加器的作用，Kmo、Km₁、Km₂分别为里程的个十百位，同时个为清0,十位和百为同样的道理。输出三位，公里显示三位，后面的计价模块要根据计程模块的输出计价。计时模块：等待计计时显示两位分辩率为一分钟，最大计时量为99分钟，fl为秒信号，因此在编程时可以设置一个中间计数变量w,当其计数达到60秒时，等待时间的低位加一，并把这一变量清0,分钟的高低位以计数达到9判断进位。当计到99时等待时间高低位全部清0。基于CPLD的出租车自动计价系统的设计Y分钟值加1图3.16等待计时模块十元Cha₂[3-0计价模块图3.17计价模块后，每公里为1元。等待时间大于2分钟部分没分钟1.5元，这样计价编程时只要在路f10,f10为10Hz信号，累加1秒钟则金额加1元，当控制信号为enl=1时则累加公里单价信号f15,fl5为15Hz信号，累加1秒钟则金额加1.5元。这样就实现了公里单价和等预置起价6元预置起价6元总金额加10次加1元总金额加15次加1.5元控制信号图3.18计价模块程序流程图3.4程序仿真图基于CPLD的出租车自动计价系统的设计骨骨官钟，fl0代表里程单价为1元每分钟。a工111图3.19秒分频模块程序仿真图2、数字电子钟模块VHDL程序仿真图如图3.20、图3.21。图3.20为数字电子钟初始化仿真图，CLR为低清零时，分钟显示为1,小时显示为1。图3.21为电子钟实时仿真图，时间为07时21分36秒。图3.20数字电子钟初始化仿真图图3.21数字电子钟模块程序仿真图基于CPLD的出租车自动计价系统的设计3、出租车计价部分VHDL程序仿真图如图3.22。仿真结果为行驶39公里，等待6图3.22出租车计价部分程序仿真图4、当行使路程小于3公里时的仿真图的显示部分，如图3.23所示。仿真图显示当行驶小于3公里时金额为6元，当行使4公里等待时间为0时金额为8元。ff重图3.23路程小于3公里5、当等待时间大于2分钟时的时序图，如图3.24。行驶21公里，等待3分钟时，基于CPLD的出租车自动计价系统的设计金额为28元，证明本设计是正确的。图3.24等待时间大于2分钟基于CPLD的出租车自动计价系统的设计本计费器在设计过程中由于采用了CPLD和硬件描述语言(VHDL),在硬件电路不计费器稳定性好、可靠性高，市场前景良好，VHDL硬件描述语言打破了硬件和软件设计人员之间互不干涉的界限，可以使用语言的形式来进行数字系统的硬件结构、行为的描述，直接设计数字电路硬件系统。从本文描述的出租车计费系统可以看出，通过编程、下载后，该芯片已经具备了原来需要使用复杂的数字电路实现的功能；这样，使用语言描述的形式，大大缩短了开发周期，减少了开发难度，并使得系统更加灵活、稳健。时间飞逝，岁月如梭，短暂的四年大学生活即将结束，在这最后的日子里我更通过这次毕业设计，让我对大学四年所学的知识有了一个全面的复习，也有了让我从一个毛头小子成长为一个对社会还有点用的大学生，离不开各位老师的辛勤耕这次设计是我第一次进行全面和系统的设计，不免会有疏漏和不足之处，可能程中各位老师的不断点拨，在今后的工作中我一定会做到更好此致敬礼信息工程李刚刚2009年4月25日参考文献[2]张昌凡，等.可编程逻辑器件及VHDL设计技术[M].广州：华南理工大学出版[3]曾繁泰，陈美金.VHDL程序设计[M].北京：清华大学出版社，2001[8]Lattice/VantisDataBcokandispDesignExpert""Software[9]LatticeispPACH附录A(系统程序)电子钟程序port(elsifrising_edge(fl)then基于CPLD的出租车自动计价系统的设计elsifs0<="1001"thenendprocessp1;p2:process(fl,clr,sl,s0,m_aifclr='0'thenelsifrising_edge(fl)thenif(((s1="0101")and(s0="1001"))or(madd='0elsifm0="1001"thenendififclr='0'thenelsifris