(高清版)GBT 42209-2022 液晶显示屏用点对点（P2P）信号接口 传输协议

液晶显示屏用点对点(P2P)信号接口传输协议I 12规范性引用文件 1 1 13.2缩略语 14传输协议方案一 24.1概述 24.2发送端协议 44.3接收端协议 54.4双向指令通道协议 64.5数据包 4.6显示数据包的数据映射 4.7显示系统参数设定 4.8时钟校准 4.98位/10位编解码 4.10数据加扰 5传输协议方案二 5.1概述 5.2发送端协议 5.3接收端协议 5.4数据包 5.5显示数据包的数据映射 5.6显示系统参数设定 5.7时钟校准 5.88位/9位编解码 5.9数据加扰 附录A(规范性)传输协议方案一——发送端工作状态转换 附录B(规范性)传输协议方案一——接收端工作状态转换 附录C(资料性)传输协议方案一——8位/10位扰码多项式 附录D(资料性)传输协议方案二——8位/9位编码表 附录E(资料性)传输协议方案二——8位/9位扰码多项式 Ⅲ本文件按照GB/T1.1—2020《标准化工作导则第1部分：标准化文件的结构和起草规则》的规定起草。本文件由中华人民共和国工业和信息化部提出。本文件由全国电子显示器件标准化技术委员会(SAC/TC547)归口。本文件起草单位：京东方科技集团股份有限公司、北京京东方显示技术有限公司、TCL华星光电技术有限公司、上海海思技术有限公司、中国电子技术标准化研究院、南京华东电子信息科技股份有限公司。本文件主要起草人：张志刚、陈明、顿胜堡、段欣、李新国、邵喜斌、赵斌、黄卫东、曹丹、甘侠林、本文件的发布机构提请注意，声明符合本文件时，可能涉及到以下与编解码和加扰相关的专利的使用。专利申请号专利名称专利持有人201810979269.7编码方法、装置及显示装置京东方科技集团股份有限公司201710434609.3编码方法及装置、解码方法及装置及显示装置京东方科技集团股份有限公司北京京东方显示技术有限公司201710434373.3驱动控制方法、组件及显示装置京东方科技集团股份有限公司北京京东方显示技术有限公司201710433781.7驱动控制方法、组件及显示装置京东方科技集团股份有限公司北京京东方显示技术有限公司201710433373.1数据传输方法、组件及显示装置京东方科技集团股份有限公司北京京东方显示技术有限公司201710433272.4信号传输方法、发送单元、接收单元及显示装置京东方科技集团股份有限公司北京京东方显示技术有限公司201710434370.X信号传输方法、发送单元、接收单元及显示装置京东方科技集团股份有限公司北京京东方显示技术有限公司201810539200.2编码方法、设备及可读存储介质深圳市华星光电技术有限公司201810450416.1编码方法、设备及可读存储介质深圳市华星光电技术有限公司201810602094.8加扰方法、设备及可读存储介质深圳市华星光电技术有限公司201810619509.2解扰方法、设备及可读存储介质深圳市华星光电技术有限公司201810539654.X解码方法、设备及可读存储介质深圳市华星光电技术有限公司本文件的发布机构对于该专利的真实性、有效性和范围无任何立场。该专利持有人已向本文件的发布机构承诺，他愿意同任何申请人在合理且无歧视的条款和条件下，就专利授权许可进行谈判。该专利持有人的声明已在本文件的发布机构备案。相关信息可以通过以下联系方式获得：专利持有人：京东方科技集团股份有限公司，北京京东方显示技术有限公司。地址：北京经济技术开发区西环中路12号。专利持有人：深圳市华星光电技术有限公司。地址：广东省深圳市光明新区塘明大道9-2号。请注意除上述专利外，本文件的某些内容仍可能涉及专利。本文件的发布机构不承担识别专利的责任。1液晶显示屏用点对点(P2P)信号接口传输协议本文件规定了液晶显示屏用点对点(P2P)信号接口的传输协议，包含发送端协议、接收端协议、数本文件中规定了两种传输协议方案：——传输协议方案一：8位/10位编解码传输协议；——传输协议方案二：8位/9位编解码传输协议。本文件适用于液晶显示屏用时序控制器和源极驱动芯片之间的点对点信号通信接口。2规范性引用文件下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本(包括所有的修改单)适用于本文件。GB/T18910.11—2012液晶显示器件第1-1部分：术语和符号GB/T18910.11—2012界定的术语、定义、符号和单位适用于本文件。3.2缩略语下列缩略语适用于本文件。ALN:对齐或对准(Alignment)BCC:双向指令通道(Bi-directionCommandChannel)BPC:色深比特数(BitnumberPerColor)CDR:时钟/数据恢复(ClockandDataRecovery)CMD:指令(Command)CS:标头指令(CommandStart)CT:时钟校准信号(ClockTraining)2IRQ:中断请求(InterruptRequest)LFSR:线性移位寄存器(LinearFeedbackShiftRegister)LSB:最低有效位(LeastSignificantBit)LSP:链路稳定序列(LinkStablePattern)MSB:最高有效位(MostSignificantBit)PLL:锁相环(PhaseLockingLoop)RX:接收端(Receiver)SD:源极驱动芯片(SourceDriver)T-CON:时序控制器(TimingController)TX:发送端(Transmitter)4传输协议方案一本方案规定了8位/10位编解码传输协议，在该接口传输协议中，时钟通道被嵌入到数据通道，系统架构见图1。时序控时序控制器TX端双向指令通道图1点对点接口系统架构在本方案规定的接口传输协议中，对于不同的应用，数据通道数目可选。通道数目根据视频流带宽、每个数据通道的最大带宽、指定应用中每个SD的最大带宽选择。通道方案示例如下：和特定源极驱动芯片之间有一对差分信号；和特定源极驱动芯片之间有两对差分信号；和特定源极驱动芯片之间有三对差分信号；和特定源极驱动芯片之间有多对差分信号。BCC是一条单端信号线，用于向源极驱动芯片发送前向指令，并通过指令通道反向指令获得同步等信息。T-CON和每一颗SD之间的物理层通道定义为端口。4.1.2比特和字节顺序约定在本方案规定的传输协议中，在物理层通道中串行传输编码数据。编码之后，每字节数据由8位转换为10位。在本方案规定的传输协议中，数据传输和控制指令传输遵从低位优先原则，见图2。3最高有效位(MSB)发送端的协议层、物理层架构见图3。最低有效位(1.SB)所有数据遵从低位优先原则，从最低有效位开始传输低位传输示例物理层物理层P2P匹配和控制包加扰8位/10位编码发送端驱动P2P匹配和控制包加扰8位/10位编码发送端驱动像素数据缓存P2P匹配和控制包加扰8位/10位编码发送端驱动系统控制配置寄存器控制BCC物理层T3CC协议图3发送端架构接收端的协议层、物理层架构见图4。物理层协议层物理层像素数据映射8位/10位解码解扰包解复用器像素数据映射8位/10位解码解扰BCC物理层BCC物理层图4接收端架构4GB/T42209—20224.2发送端协议4.2.1发送端工作状态发送端的工作状态见图5。上电和上电和复位复位信号释放BCC初始状态拉至低电平(BCC快速模式)恢复至高电平BCC拉低(时钟失锁)LSP序列个数超过5个且时间超过1μsBCC拉至低电平且BC传输发送停止标识时钟校准使能位开启BCC完整模式BC传输BCC初始状态拉至高电平(BCC完整模式)系统稳定和TX配置链路稳定序列时钟校准显示传输中断请求IRQ(时钟失锁)图5发送端工作状态在发送端共有六个工作状态，包括上电和复位、系统稳定和TX配置、BCC完整模式BC传输、时钟校准、链路稳定序列、显示传输。发送端工作状态转换应符合附录A的规定。4.2.2上电和复位该工作状态中，发送端芯片的电源输入引脚开始供电，或表示复位操作之后的状态。该工作状态是芯片自身进行上电或复位的阶段。4.2.3系统稳定和TX配置发送端芯片在上电或复位操作之后，进入该工作状态，在该工作状态中，其内部进行初始化配置工作。该状态是芯片自身进行配置的阶段。在TX配置结束后，将根据BCC信号线的电平状态，判断BCC工作模式。若BCC初始状态拉至高电平，则进入BCC完整模式，若BCC初始状态拉至低电平，则进入BCC快速模式。4.2.4BCC完整模式BC传输在该工作状态中，发送端芯片将通过BCC信号线进行初始化配置。在此工作阶段，有三种传输方式，应符合4.4的规定。当通过BCC完整模式BC传输发送初始化配置指令后，开始进行时钟校准。4.2.5时钟校准在该工作状态中，发送端芯片对接收端芯片进行时钟校准，发送协议规定的时钟信号序列。当工作在BCC快速模式下，直接发送时钟校准信号，直至所有接收端芯片完成时钟校准。当工作在BCC完整5等待时钟校准信号等待时钟校准信号模式下，发送端在发送完配置指令后，开始进行时钟校准，若超过时限仍未完成，则退回前一状态，重新发送配置指令。4.2.6链路稳定序列在完成时钟校准之后，为了使接收端进一步确认数据接收正确性，并进行初始化加扰复位等操作，发送端向接收端发送特定的序列，见4.5.3。在该工作状态下，开始进行实际显示数据、控制数据的传输。在该阶段发生任何接收端锁定异常，将触发反馈失锁信号，使其跳转到之前的状态并重新进行配置及时钟校准。4.3接收端协议4.3.1接收端工作状态接收端的六种工作状态，包括上电和复位、BCC快速模式配置、BCC完整模式配置、时钟校准、链路稳定序列、显示传输，工作组状态转换图见图6。接收端工作状态转换应符合附录B的规定。显示传输显示传输复位1.SP序列个数超过5个链路稳定序列BCC快速模式时钟校准失败停止标识(时钟校准时钟校准BCC完整模式配置BCC快速模式配置BCC完整模式时钟校准失败失锁发送IRQ图6接收端状态转换图该工作状态中，接收端芯片的电源输入引脚开始供电，或表示进行复位操作之后的状态。该状态是芯片自身进行上电或复位的阶段，不在本协议规范的范围内。上电或复位操作结束后，接收端芯片将根据设定(如外部引脚高低电平设定)确定该芯片工作在BCC完整模式或BCC快速模式下。4.3.3BCC快速模式配置当接收端芯片工作在BCC快速模式下，接收端芯片将BCC线拉至低电平，以此标识接收端芯片工作在快速模式。此时发送端芯片做出响应，以快速模式进行时钟校准，发送时钟信号。在此状态下，BCC线仅用作时钟锁定状态反馈，不传输控制指令。6当芯片工作在BCC完整模式下，接收端芯片正常接收发送端的传输指令，并在结束标识后根据配置指令进行相应的操作。在此状态下，BCC线可进行指令传输、时钟锁定状态反馈等，并可支持双向数据传输。该工作状态中，接收端芯片进行时钟校准，从接收到的信号内精确还原出数据时钟，并以此获得与发送端同步的时钟信号。当工作在BCC快速模式下，所有接收端芯片直接进行时钟校准。当工作在BCC完整模式下，发送端在发送完配置指令后，开始进行时钟校准，若超过时限仍未完成，则退回前一状态，等待新的配置指令及时钟信号。4.3.6链路稳定序列在完成时钟校准之后，为使接收端进一步确认数据接收正确性，并进行初始化加扰复位等操作，发送端向接收端发送特定的序列，应符合4.5.3的规定。在该工作状态中，发送端与接收端之间进行显示数据、控制数据的传输。在该阶段发生任何接收端锁定异常，将触发反馈失锁信号，使其跳转到之前的状态并重新进行配置及时钟校准。4.4双向指令通道协议BCC通道用于发送端和接收端之间传输指令，有以下两个模式。a)BCC完整模式：当系统需要发送端向接收端配置初始化设定时，将采用BCC完整模式，共有三种数据传输类型：BC传输、IA传输、DC传输。在该模式下，BCC线主要由TX端控制。当BC传输指令开启IRQ信号功能，接收端芯片应通过发送IRQ信号来标识异常状态。BC传输用于对RX驱动芯片做初始化配置。IA传输用来对特定的源极驱动芯片赋予ID值。DC传输使用端对端的传输方式，在T-CON和特定的源极驱动芯片之间传输指令。b)BCC快速模式：当系统的发送端和接收端已经设定好，可采用BCC快速模式，RX将在上电之后将BCC线拉低，TX端侦测BCC状态，进入BCC快速模式。在该模式下，BCC线只作为RX的CDR锁定状态标识信号。BCC完整模式中传输的信号编码形式，时钟上升沿对应数据0,时钟下降沿对应数据1。BCC控制指令包括以下四部分：a)前导码：包含至少8位数据8'b0,采用上述编码；b)起始标识：2位数据2'b0,不进行上述编码；c)传输数据主体：采用上述编码；d)结束标识：2位数据2'b0,不进行上述编码。每位时间定义为2μs(带宽500kbit/s),图7描述了BCC协议定义。7前导码开始传输主体停止周期1'b1l'b01'bl>2位时问保持高位图7BBC指令协议在BCC快速模式中，上电后RX应直接拉低BCC。当TX检测到BCC线直接由RX控制时，应立即开始时钟校准。所有源极驱动芯片应在时钟校准完成后释放BCC的控制。RX应通过控制BCC,标识CDR锁定状态，例如，当任何RX芯片失锁时，应直接将BCC线拉低，并在重新建立连接之后将BCC线释放。在BC传输模式下，配置指令以广播的形式发送给所有的源极驱动芯片。在该模式下定义了两种指令，一种是配置加时钟校准指令，另一种是单纯的配置指令。配置指令用于对源极驱动芯片的物理层设定以及显示数据信息、特定驱动芯片控制功能，例如，均衡设定等。BC配置指令包含6字节数据，其中最后一个字节是校验和(由前5个字节数据异或后获得)。时钟校准指令的使能位用于在配置信息之后开启接收端CDR电路进行时钟校准。时钟信号应在结束信号之前开始发送。仅配置指令时，用于广播模式发送配置信息。BC传输模式指令定义见表1。表1BCCBC传输模式指令定义控制比特位名称定义Byte0LOGIC_1固定值1'b1MOD[0]传输模式定义2'b00=BC模式2'b01=IA模式2'b10=DC模式2'b11=数据回传模式MOD[1]差分通道数量定义2'b00=1组差分线2'b01=2组差分线2'b1x=3组差分线广播模式指令标识3'b000:设定指令十时钟校准指令3'b001:仅设定指令其他：预留Byte1终端电阻设定其他：预留8表1BCCBC传输模式指令定义(续)控制比特位名称定义Byte1EQ_SW_BC[0]数据通道的EQ均衡峰值增益设定EQ_SW_LO[1:0]=2'b00最小EQ_SW_Lo[1:0]=2'b11最大EQ_SW_BC[1]EQ_DC_BC[o]数据通道的EQ均衡直流增益设定EQ_SW_Lo[1:0]=2'b00最小EQ_SW_Lo[1:0]=2'b11最大EQ_DC_BC[1]EQ_DC_BC[2]Byte2传输速率设定LS[4:0]=5'b00000:540Mbit/sLS[4:0]=5'b00001:648Mbit/sLS[4:0]每增加0bl,传输带宽增加108Mbit/s,直到3456Mbit/s,高于3456Mbit/s的设定预留L.S[2]CHK_SUM_IGN校验和使能位收端应忽略所有当前传输的指令。1'bl:校验和关闭，接收端应忽略校验和错误在广播传输模式中，该比特位用于标识T-CON允许驱动芯片发送中断信号IRQ1'b0:关闭1'bl:开启加扰功能使能位，1'b0:加扰关闭；1'bl:加扰开启Byte3Reserved功能扩展预留RXBIAS[0]接收端驱动电流设定2'b00:正常模式，100%2'b10:电流挡位12'b10:电流挡位22'b11:电流挡位3具体的电流挡位设定由驱动芯片厂商定义RXBIAS[1]Reserved功能扩展预留Byte4SD_CONFIG驱动芯片特有控制功能扩展Byte5CHECKSUM校验和仅当校验和使能位开启时有效CHK_SUM_IGN设置为1'b0,否则该字节数据应忽略BCC指令的最后一个字节是校验和检查。由前面每一个字节数据异或运算后获得。当校验和检查发现错误时，RX响应动作应当与时钟校准失败时相同。IA的作用是给特定的源极驱动芯片赋予ID值以作区分，源极驱动芯片在DC模式传输数据前，应对特定源极驱动芯片赋予ID。在该模式下，高速通道应与BCC信号线配合完成。高速差分线处于差9分信号状态，当发送端需要通过IA指令对特定的源极驱动芯片赋值时，该源极驱动芯片对应连接的端口差分线应在BCC前导码发送前拉低。接收端芯片检测到当前连接的差分线状态变化时，可识别出BCCIA指令是对当前的驱动芯片做赋值操作。设计时应注意在系统稳定状态下进行拉低操作，此时其他通道的差分线应处于稳定的差分信号状态，即差分线两端(P/N)极性处于不同的电位。在结束信号之后，发送端应释放差分线至正常状态。当接收端完成ID赋值之后，应在等待时间之后进行数据IA传输模式指令在表2中定义。表2BCCIA传输模式指令定义控制比特位名称定义LOGIC_1固定值1'b1传输模式定义2'b00=BC模式2'b01=IA模式2'b10=DC下行传输模式2'b11=数据回传模式5位定义驱动芯片ID,每个驱动芯片的ID应由系统决定IA模式回传定义见表3。表3BCCIA传输模式回传指令定义控制比特位名称定义LOGIC_1固定值1'b1固定值2'b112'b11=数据回传模式5位定义驱动芯片ID,每个驱动芯片的ID应由系统决定DC模式用于发送端和接收端芯片之间交互数据。该传输指令遵从基本的BCC指令结构，传输请求—应答指令，用于读或写驱动芯片内部的寄存器，搭建发送端和接收端芯片之间的双向通信。基础的物理层指令结构(包括请求指令和应答指令)、DC模式接收端和发射端的流程图见图8。图8BCC下行传输模式流程图发送端发送指令中MOD(见表4)位设定为2'b10,表示进入DC模式。在请求信息的主体中，接收端源极驱动芯片需要明确定义。请求信息通过BCC控制线发送给每一颗源极驱动芯片，但只有特定具有相同ID的源极驱动芯片会回传信息。请求信息的指令定义见表4。表4BCCDC传输模式请求指令定义控制比特位名称定义Byte0LOGIC_1固定值1'blMOD[0]固定值2'b102'b10=DC下行传输模式MOD[1]5位定义驱动芯片ID,每个驱动芯片的ID应由系统决定Byte1WR_COM读/写字节操作标识，1'b0:写操作；1'bl:读操作校验和使能位备时间之后将BCC拉低，并在超时之后释放BCC,发送端应判定为接收端忽略该指令。1'b1:校验和关闭，接收端应忽略校验和错误Reserved默认值：4'b0000OPADDRH读/写字节操作地址[9:8]Byte2OPADDRL读/写字节操作地址[7:0]Byte3WDATA写入驱动芯片的数据，如果传输的是读指令，该字节被删除Byte3或Byte4CHECKSUM校验和，仅当CHK_SUM_IGN比特为1'b0,否则该字节数据应被接收端忽略源极驱动芯片收到发送端指令，需要在准备时间之后，回传超时之前，发送回传信息。源极驱动芯片不能忽视任何请求信息。回传指令定义见表5。表5BCCDC传输模式回传指令定义控制比特位名称定义Byte0LOGIC_1固定值1'blMOD[0]固定值2'b112'b11=数据回传模式MOD[1]URP_IND回传指令定义1'b0=读模式回传，包含1字节数据1'b1=写模式回传，无附加数据CHK_SUM_IGN校验和使能位1'b0:校验和开启，T-CON应检查校验和，当校验和错误，T-CON端应忽略本次传输并发起另一次操作1'b1:校验和关闭，接收端应忽略校验和错误Reserved默认值：3'b000Byte1PRDATA如果回传是基于读模式操作，该字节应包含读出的数据，如果回传是基于写模式，该字节应设定为8'b00000000Byte2CHECKSUM校验和，仅当CHK_SUM_IGN比特为1'b0,否则该字节数据应被T-CON忽略4.4.5完整模式异常处理在显示系统中可能存在异常情况，如发送端/接收端的异常复位等。为了解决显示系统中的异常问a)发送端不得在1ms内发送两条指令(无论是BC或DC指令)。b)在发送端和接收端的设计中都要考虑BCC控制线上的冲突机制，因为通常显示系统中有不止一颗源极驱动芯片连接到BCC控制线上。c)如果接收端在接收完整的指令(BC模式或DC模式中的请求信息)前收到BCC协议指令中的结束信号，接收端应忽略当前指令并等待新指令发送。此时，接收端不得将BCC控制线拉低。d)如果发送端在接收完整的指令(DC模式中的回传信息)前收到BCC协议指令中的结束信号，发送端应忽略当前回传信息并准备下一动作。此时，接收端不得将BCC控制线拉低。e)任何一端都不得将BCC控制线拉低超过1ms。以上内容只是避免BCC控制线冲突异常的基本规则，发送端和接收端设计实现宜考虑更多冲突机本方案中定义了两种数据包类型，控制指令包和显示数据包。其中控制指令包有两种类型，行控制指令(CTRL_L)和帧控制指令(CTRL_F)。在物理层设计中，所有数据都从8位编码转为10位编码。本方案中，所有的数据都是以字节为单位(8位)。LSP序列长32字节，由两个K码(K2和K3)以及递增的数字序列构成。码由4个连续的数据包(10位)组成，组成顺序为“K'|G'|G'|K'”,G'码和K'码都不进行8位/10位编码，见表6。表6K码顺序定义K码标志K1'|G1'|G1'|K1'K2'|G2'|G2'|K2'K3'|G3'|G3'|K3'K4'|G4'|G4'|K4'KaKb⁴Ka¹|Ga'|Gb'|Kb'aa,b=1,2,3,4发送端到其中一个接收端之间的数据包定义和顺序见图9。一行的显示数据已经被拆分为对应单颗源极驱动芯片的数据长度。K1CTRLL晁示数据K4CT'RL.F无效数据KlCTRL_L显示数据K2|无效数据标引序号说明：CTRL_L——行控制指令；CTRL_F—-帧控制指令。图9数据包定义和顺序K码是经过特别定义区别于其他数据的8位/10位编码。在数据包中一共有四种K码。K1和K2用来标识一行显示数据的起始和结束。K3替代K2,表示加扰功能的复位。K4替代K2,表示一帧数据的结束。源极驱动芯片输出模拟信号的时间由CTRL_L控制。K4代表垂直消隐的开始，源极驱动芯片可易识别垂直消隐的区间，源极驱动芯片根据这一信号执行特定操作。每一行数据包的起始用K1标识，每一行的结束用K2标识。在每一帧结束时，使用K4替代K2。显示数据包中包含帧数据的有效拆分显示数据。例如，一行的有效像素数为1920,对应的显示面板中采用6颗驱动芯片，那么每一颗驱动芯片对应的显示数据就是1920/6=320像素。显示数据包和控制指令包由K1码作为分界。像素数据在显示数据包中的映射在4.6中规定。在数据包中无效的空位使用零(1'b0)填补。在初始化阶段，色深数据，每个端口的信号线数量以及显示数据包中的像素数都将传输到每一颗源极驱动芯片中。在部分特殊应用中，有效像素数据在不同源极驱动芯片中是有差异的，例如，最后一颗驱动芯片，发送端需要发送额外的无效像素用以确保每一条通道带宽的平衡。在数据传输过程中有可能存在有效数据不能填满完整字节，或不同通道之间传输的有效数据量不端口0端口1端口0端口1同。在这种情况下，数据零(1'b0)用来填补空位，以保证每个通道和端口的数据映射。4.5.3链路稳定序列LSP序列是由2个K码和32个数据构成，数据由连续的数据单元(含4个数据0xea,0xeb,0xec,作为起始，之后紧随着至少1个数据单元并进行8位/10位编码，K3码插入到其后的任意位置，并紧随着8位/10位编码的数据单元。LSP定义示例见图10。40(=4+4+32)数据包K2acaeeaece凡cedaeududuaububuabcbecedeaebecedaK2色aebecedK3ebecedebeedeaebeded比d上上e心心色3ecedbecK3的位置变化，紧随K2及四个数据单元之后LSP序列的作用是在源极驱动芯片初始化阶段对接收信号进行偏离校正以及加扰复位，作为正常数据接收的准备。协议强制要求LSP序列应发送至少5次并持续1μs以上。LSP序列在没有完成传输32个数据时，也可停止传输。两种方式用于终止LSP序列传输：K4(之后紧随CTRL_F)信号或K1(之后紧随显示数据)信号。本方案中定义两种控制指令包，CTRL_LCTRL_F位于每一帧的最后一行结束之后。和CTRL_F。其中CTRL_L位于每一行数据的起始，CTRL_LCTRL_L控制指令包用于标识帧起始极性控制信号、翻转模式、源极驱动芯片的加载信号时序。控制指令包定义应符合表7的规定。表7CTRL_L控制指令包定义控制比特位名称定义Byte0FSYNC此位设定为1标识帧数据开始。该比特位应设置在第一有效行数据中。默认值：1'b0控制驱动芯片输出的伽玛电压范围。默认值：1'b0POL翻转控制。默认值：1'b0Reserved功能扩展预留Byte1LD_R[o]设定驱动芯片数据加载信号的上升沿位置。LD_R[7]是最高有效位，LD_R[0]是最低有效位。最小值为0数据包，每次步进增加4个数据包。LD_R[7:0]=8'b00000000:0数据包LD_R[7:0]=8'b00000001:4数据包LD_R[7:0]=8'b00000010:8数据包LD_R[7:0]=8'b11111110:1016数据包LD_R[7:0]=8'b11111111:1020数据包每个数据包指一个字节数据经过8位/10位编码，即10比特长度LD_R[1]LD_R[2]LD_R[3]LD_R[4]LD_R[5]LD_R[6]LD_R[7]表7CTRL_L控制指令包定义(续)控制比特位名称定义Byte2LD_W[o]设定驱动芯片数据加载信号的宽度。LD_R[7]是最高有效位，LD_R[0]是最低有效位。最小值为4数据包，每次步进增加4个数据包。LD_W[7:0]=8'b00000000:4数据包LD_W[7:0]=8'b00000001:8数据包LD_W[7:0]=8'b00000010:12数据包…LD_W[7:0]=8'b11111110:1020数据包LD_W[7:0]=8'b11111111:1024数据包每个数据包指一个字节数据经过8位/10位编码，即10比特长度LD_W[1]LD_W[2]LD_W[3]LD_W[4]LD_W[5]LD_W[6]LD_W[7]Byte3CS[o]电荷共享功能设定CS[1:0]=2'b1x:电荷共享关闭CS[1:0]=2'b01:每个加载信号LD中，当LD为高电平时进行电荷共享CS[1:0]=2'b00:每个极性翻转时，当LD为高电平时做电荷共享CS[1]BKDU无效行标识位。该比特位仅在K4之后设定为高，意味着仅存在于垂直消隐区Reserved预留位，默认值：1'boLOAD[O]输出驱动能力控制，LOAD[1]是最高有效位，LOAD[0]是最低有效位，默认值LOAD[1:0]=2'b00LOAD[1]POL2极性翻转控制，默认值：1'b0POL3极性翻转控制(可选),默认值：1'b0Byte4SD_CONFIG驱动芯片厂商预留控制位CTRL_L控制指令包包含5个字节，其中最后一个字节用于自定义扩展。数据传输顺序是从Byte0开始，顺序如下：ByteO>>Bytel>>Byte2>>Byte3>>Byte4。CTRL_F控制指令包用来定义传输源极驱动芯片静态或动态设定。在一帧数据结束后或在LSP序列结束后，CTRL_F指令包紧随K4。指令包含最多60个字节(可根据用户需要设定)。CTRL_F指令包数据需要通过8位/10位编码。CTRL_F控制指令包定义应符合表8的规定。表8CTRL_F控制指令包定义控制比特位名称定义Byte0差分通道数2'b00=1组差分线2'b01=2组差分线2'b1x=3组差分线表8CTRL_F控制指令包定义(续)控制比特位名称定义色深设定2'b11:预留加扰控制2'b0:加扰关闭2'bl:加扰开启终端电阻设定其他：预留传输速率设定LS[4:0]=5'b00000:540Mbit/sLS[4:0]=5'b00001:648Mbit/s于3456Mbit/s的设定预留驱动芯片内部可设定复位信号L:驱动芯片复位模式H:驱动芯片工作模式数据分隔后，驱动芯片对应像素数量位[9:8]数据分隔后，驱动芯片对应像素数量位[7:0]数据通道0的EQ均衡峰值增益设定EQ_SW_L0[1:0]=2'b00最小EQ_SW_LO[1:0]=2'b11最大数据通道0的EQ均衡直流增益设定EQ_DC_L0[2:0]=3'b000最小EQ_DC_LO[2:0]=3'b111最大表8CTRL_F控制指令包定义(续)控制比特位名称定义Byte3GMA_CHOP[0]伽玛运放控制(可选),GMA_CHOP[2]是最高有效位，GMA_CHOP[0]是最低有效位，默认值：CHOP[2:0]=3'bo0oGMA_CHOP[1]GMA_CHOP[2]Byte4EQ_SW_L1[0]数据通道1的EQ均衡峰值增益设定EQ_SW_L1[1:0]=2'b00最小EQ_SW_L1[1:0]=2'b11最大EQ_SW_L1[1]EQ_DC_L1[0]数据通道1的EQ均衡直流增益设定EQ_DC_L1[2:0]=3'b000最小EQ_DC_L1[2:0]=3'b111最大EQ_DC_L1[1]EQ_DC_L1[2]SD_CHOP[0]驱动芯片OP运放控制(可选),SD_CHOP[2]是最高有效位，SD_CHOP[0]是最低有效位，默认值：SD_CHOP[2:0]=3'bo00SD_CHOP[1]SD_CHOP[2]Byte5EQ_SW_L2[0]数据通道2的EQ均衡峰值增益设定EQ_SW_L2[1:0]=2'b00最小EQ_SW_L2[1:0]=2'b11最大EQ_SW_L2[1]EQ_DC_L2[o]数据通道2的EQ均衡直流增益设定EQ_DC_L2[2:0]=3'b000最小EQ_DC_L2[2:0]=3'b111最大EQ_DC_L2[1]EQ_DC_L2[2]CH_SEL[0]位，默认值：SEL[2:0]=3'b111CH_SEL[1]CH_SEL[2]Byte6GMAEN1'b1:开启伽玛设定表，字节11至字节281'b0:关闭伽玛设定表扫描方向控制，默认：1'blSHL=1'b0:Yn=>Yn-1=>,……,=>Y2=>Y1SHL=1'bl:Y1=>Y2=>,……,=>Yn-1=>Yn(默认)Reserved功能扩展预留(默认：3'bo00)DPOLINV输出数据翻转模式(例如0x00->0xff)1'b0:无翻转l'b1:输出数据翻转GMASM[0]伽玛校准输入电压模式设定GMASM[1:0]=2'b00:外部伽玛电压采用2组输入(VGMA1&.VGMA18)GMASM[1:0]=2'b11:外部伽玛电压采用4组输入(VGMA1&.VG-MA9&.VGMA10&.VGMA18)其他：预留GMASM[1]表8CTRL_F控制指令包定义(续)控制比特位名称定义Byte7CONFIGB[O]能控制4'b0000:CTRL_F不包含字节29～字节43即结束4'b0001:在字节29有一个字节用于自定义控制·4'b1111:自字节29～字节43,共有15个字节用于自定义控制CONFIGB[1]CONFIGB[2]CONFIGB[3]Reserved功能扩展预留(默认：4'b0000)Byte8RXBIAS[0]接收端驱动电流设定2'b00:normalmode,100%2'b10:电流挡位12'b10:电流挡位22'b11:电流挡位3具体的电流挡位设定由驱动芯片厂商定义RXBIAS[1]CSB_MODE[0]义特殊功能控制，共有2比特位控制该16字节模式2'b00:不使用16字节扩展数据2'b01:以模式1使用16字节扩展数据2'b10:以模式2使用16字节扩展数据2'b11:以模式3使用16字节扩展数据CSB_MODE[1]INV_MOD[0]极性翻转模式选择2'b00:4周期，用于RGB面板2'b01:8周期，用于RGBW面板其他：预留INV_MOD[1]Reserved功能扩展预留(2'b00)Byte9HAVDD[0]HAVDD电压设定，HAVDD[7]是最高有效位，HAVDD[0]是最低有效位HAVDD[1]HAVDD[2]HAVDD[3]HAVDD[4]HAVDD[5]HAVDD[6]HAVDD[7]VCOM[o]VCOM电压设定，VCOM[7]是最高有效位，VCOM[0]是最低有效位VCOM[1]VCOM[2]VCOM[3]VCOM[4]VCOM[5]VCOM[6]VCOM[7]表8CTRL_F控制指令包定义(续)控制名称定义Byte11~内部伽玛电压设定，伽玛1～伽玛18Byte29~预留(1'b0)预留(1'b0)预留(1'b0)预留(1'b0)预留(1'b0)预留(1'b0)预留(1'b0)预留(1'b0)Byte44~预留(1'b0)预留(1'b0)预留(1'b0)预留(1'b0)预留(1'bo)预留(1'b0)预留(1'b0)预留(1'b0)控制指令应在所有的数据通道内传输，每个数据线内的控制指令应相同。消隐区包括行消隐(H-blank)、场消隐(V-blank)。本方案协议中支持常规的无效行，即与显示数据行具有相同的结构和像素数据数量，由K1+CTRL_L开始，以K2结束。消隐区采用全0数据经过8位/10位编码后进行填补。4.6显示数据包的数据映射本方案中规定的接口协议支持6位、8位、10位和12位色深数据。最低位字节(Byte0)首先传输，而在每一个字节中，最低有效位(LSB)(D[0])首先传输，而最高有效位(MSB)(D[9])最后传输。4.6.26位色深6位色深的像素色深映射见图11、图12和图13。Bil7Bit0ByteOByteIByte2Byte3Byte4Byte5Byte6Byte7BvteGO|B0|3|R1[B1[1]R2|31G2[5R3LG3[3]B3|5G0[O]BO[2]B1|0|R2[2]R③B3[4]R0[5]R13G1|5R2[1]G2|3B2[5]G3[1B3[3]RO[4]R1[2]G1[4R2[0]G2[2]G3|0B3[2]R0[3G0[5]Bl[5]B2|3]R3|5B3|1R0[2]C30[4]R1[G1|2B1[4]G2[0]B2[2]R3I4B3[0]G0[3]B0[5]R1|3|R2[5R3[3]R@[0]G0[2]B0[4]G1[0]R2[4]B2[0]K3|2]ByteO>>Bytel>>…图116位色深映射(1通道模式)通道1[7:0]Bit7Bit0Bytc0Bylc1Byte2Byle3Bylc4Byle5Byle6Bylc7Byle8B0[3]Bl[1]G3[3]及到同R6|3民B7[5]B0[2]B1|0]G2[4]G4[0]民别4R6[2R7[0]B0|1G1|5G2[3]R4例R5[3]R的B6[5]B7[3]B0|0JCr2[2]G3[0]R52民G[5G1|3G2[1]R43R5[1]B5|5CiO[4]C1[2]G2[0民剑4R4[2R5|0B5[4]B7|0G0[3]G1[1]R2|5R3[3]长4B4|51B5|3|G7[5]GI]|R2|4IR3②R40B4[4]B5[2]B6|G7「4]通道017:0]Bit7Byte0Byte1Byte2Byte3Byte4Byte5Bvte6Byte7Byte&BA[3]Gi0[0]B3|4B4[2]B5|0|B2|5B3[3]B4[1]B3[2]B4[0]B2|3]B3[1]B2|2|B3[0JRBO[5]B2|1]R例同B0[4]B2||R的4图126位色深映射(2通道模式)Bit7Bit7通道2[7:0」Byte0Byte2R1[5]B35R1|4Ci2[4]B引4RI3G2[3B3|3R1[2]G2|2T33[2]R1[1]G2[1]民1B3|0B0[5]R25B0[4]R2[4]通道1[7:0]T30[3]R23G3[3]B0|2]R2I2BG3[I]B0|Q]R2[0]R35GO[4]B1[4]G0]3B1[3]R33G0|2B1|2|R3[2通道017:01Bit7BitOByte0Byte1Byte2G0[1]B1[1]R3[1]Ci0[0]B1[0]R0|5B2[4]RO3]G1[3]R02G1[2B2|2RO[1]B2|]R0[0]Ci1[0]B2[0]Byte0>>Bytel>>….图136位色深映射(3通道模式)4.6.38位色深8位色深的像素色深映射见图14、图15和图16。Bit7BitBit7Bit7通道0l7:0]Bit7Bit0Byte0Byte1Byle2G0[7]B0[7]R0[6]G0|6B0[6]B0[5]CiO「]B0[4]GO[2]B02]GO[1]B0[ByteO>>Bytel>>·图148位色深映射(1通道模式)通道1[7:0]Byte0By1c1Byic2G0[7]B1|7|G0|6B1[6]B115GO|4|B1[4]B1[3]Go[2]BI[2]GO|1]B川11G0|0B1[0]通道017:01R叫6良13良山2Byle0>>Byte1>…图158位色深映射(2通道模式)Bit7Bit7Bit0Bit7Bit7Bit0通道217:0B通道1[7:0]G0[7]G1[7Ci0[6]G1[6]G2[6]G1[5]Ci2[5]G0[4]GI|4|G0[3GI|3G0[1]GI[1]C2[1]G0[0]Cr1[0]通道0[7:0]Bit7良②2图168位色深映射(3通道模式)10位色深的像素色深映射见图17、图18和图19。Bit7)Bi1Bit7)Bi1BitOB0[]B1[5]B27]B0[2]B1[4]B2[6]R当4[B310B3[8BB2[5]B3I7B1[2]B3[6B1[1]B1[9]B2[3]长副Gi3[7]B3[5]B0[6]B1[0]B1[8]B2[2]R3图B3|4]良创B0[5]B2|1B2[9]B1[6]B2|8|RB引2图1710位色深映射(1通道模式)通道1[7:0]Byte0BytelByte2Byte3Byte4Byte5Byte6Byte7Byte8Byte9G民Gl7长②需G2|9R⑤R4[7B4[3]R别图B5[5]Cr6[1B6[7G7[3]B7[9]30[4]R2121G2[8]R34T33[0]R45B4[2]R5[81B5[4]G6|0|B6[6G7[2B7[8]B0[9R21C2[7]RR57民倒B7|7|Cil[4]R2OCi2[6]R32G38R⁴41BOR5[6]R例B6[4G7[0]B7|6]GOI30T7G2[5]RR3]G4[9]R53B5R创B6[3]长B7[5]GO[OB06B118G2[4]R42R54R例创36|2R7[8B7[4R03TB0[5Gl[1]B1|7|B2|9R41G4[7R6[536|1长良B1|6G2|2|B2[8]R4[0]R521G5|8R饲B6|0R置通道0[7:0]Bit7Byle2G2|]B2[7]B3[9RB0[2RI图B114B2[6]B3|8B7|0]R山7B1[3]B3[7]B1[2民②B2|4B3[6]B4[8]尺⑦2G民山5[BI[1]B2[3]B3[5]B417限Ⅱ4BI[O]B2|2B5[8民山31K21防B2[1]K3[7]B3[3]B4|5B6|9B3[2]B5|6|Byte0×Bytel>…图1810位色深映射(2通道模式)Bit7Bit0Bit7Bit0通道217:01B0|3]B(|2)B38]B0[1]B3[7]G1「4]B361K2[7]B35]RB3[4]B2|9B3|2通道1「7:0]GO[5]R[9R2[3]B2[7]B3[1]GO[4R1[8R212B2|6B3[0]R1[7]B2|5G3[9]GO[2]B214]G3[8CrO[1]R1[5B2|3]G3|7CiO[0]R1[4]B1[8]G3[6GO[9R1[3BI7|B2[1]G3[5R0BR1[2B1[6]G3[4]通道0[7:0]Bit7Bit0Byte0ByteIByte2Byte3Byte4R07IR1B1[5]R0I6R10BI|4|G2[8]G3[2]R0JB0T9]B1[332[7G3[1]R0|4B08B121Ci2[6]G3[0]R0[31B7|B1[1]Ci2[5]R3[9TR02B1[0]G2[4R0Cr1[9]R3[7R0G2|2R3ByteO>>Bytel>>….图1910位色深映射(3通道模式)A4.6.512位色深12位色深的像素色深映射见图20、图21和图22。通道0[7:0]Bit7Bit0Byte0Byte2Byte4Byte6Byle7B0I7RG0[10]B016B1[2]B1[10]B11]B1[9]B0|4]良侧1ⅡB0[3]B0[11]B1[7]B0|2G1[10]B1[5]B0|0]B1|4]ByteO>>3yle1>>…图2012位色深映射(1通道模式)Bit7Bit0Bit7Bil0Bit7Bit0Bit7Bil0Bit7通道1[7:0]Byte0Bytc1Byte2Byte3Byte4Bytc5Byte6Byte7Byte8B0[7]R111]LSI[3]R2[7]长副部G0|2B0[6]RL[1]B1[2]K②[G2「10]R32B4|10]R1[9B1[1]K25G2|9R3[1]G4|5B0[4]R1[8B1[0]良当0J4[4]B3]R1[7]G1[11]R2[3]G2[7B2[11]G4[3]B4|7R0[10]B02]R1[6GI10R22G2[6]B2[10]B4|6R0[9]R1[别G1[9]B2[9]G4[1]RB0|]R1[4R②凹B2[8]4[0]B4|4通道017:0JBit7Bit0Byte0Bytc]Byte2Byte3Byte4Byte5Byte6Byte7Byte8RO[7]R1[3]G2|3|B2[7]良41HB4[3]R0|5]GO[10]RI[2G1[6]B1|1]Ci2「2]B2[6]R4[10]B42R05G0|9RI[G1|5B1[9]Ci2[1]B2[5]R4[9]B[1]R0[4]RG1|4B1[8]G2[0]B2|R4[8B4RO[]B0|1I]G1[3]B1|7|R211B2[3]R4[7]4[]1]R0[2]G0|GB0[10]B1|6R2[10]B2[2]R4]R0[1]G0[5]B09]G1[1]B1|5]R29B2[1]R3|5|G4[9良B0|8]Gl[0]B1[4]R②图B2[0]R34]G4[8ByteO>>Byte1>>…图2112位色深映射(2通道模式)通道2[7:0]By1c0Byle1Bytc2GiO[11]R1II1]BI|11G0[10]R11RI10]GO[9]R1[9]B1[9CrO[8]R1[8B18]CO[7]R17B1[7]R1[6B16GO[5]R115GO[4]R14通道1[7:0]ByteoByte1Byte2R1331[3]长12G0RI[1]GO[0]R1[0]T1[0RO[11]BO[11]G1[11]RO[10]B0[10]G1[10]R0[9]B0[9R08通道0[7:0]Bit7Bitφ图22Byle1Byte2R07B0I7G17R0[6]B0|6Ci1[6]R05B05GI[5]R@4B0|4Gl[4]R0[3B03]R02B02G1[2]RO[1]B0[1]G1[1]区0B0[0GI[0]ByteO>>Bytel>>.12位色深映射(3通道模式)4.7显示系统参数设定显示系统主要参数包括源极驱动芯片数量、每个端口的通道数、发送端和接收端之间的传输速率等。参数关系见公式(1):BPP——每像素包含数据比特数；FP——像素时钟频率；1.25——8位/10位带来的带宽损耗；TS——传输速率；LC——每端口差分线数量；SDC——源极驱动芯片数量；0.95——用于补偿展频功能带来的临时性的带宽损耗。例如，如果有效显示区分辨率是1920×1080,像素时钟频率是148.5MHz(包含有效数据和无效数据),像素包含24位数据，每个端口包含1组通道，驱动芯片有6颗，此时最低传输速率为782Mbit/s,所有高于782Mbit/s的连接速率都可以使用。考虑到高速传输的成本影响及功率损耗，宜选择最接近最低速4.8.1完整模式时钟校准在BCC完整模式中，配置指令中将时钟校准使能位开启，时钟校准开始。在该阶段，源极驱动芯片进行初始化配置。如果校准失败，发送端芯片应通过配置不同的设定并重新开始时钟校准。时钟校准流程见图23。BCC线用于反馈时钟校准的状态。当时钟校准指令的使能位设定为高，并且发送完结束信号后，立即开始时钟校准。发送端和接收端在等待时间内都应释放对BCC线的控制。在等待时间之后，所有的源极驱动芯片将BCC线拉低。如果在校准时间内完成时钟校准，源极驱动芯片应释放BCC线的控制。如果任一芯片不能完成时钟校准，该芯片也应在BCC超时之后释放BCC线的控制。如果发送端检测到时钟校准失败，应选择更改设定并重新进行指令发送和时钟校准。时钟校准阶段BCC线的通道行为见图24。RXRX配置NBCC停止侦测YRX高速收发器工作RX高速收发器时钟锁定模块工作RX开始侦测时钟信号Y时钟信号接N时钟锁定超时Y时钟锁定失败时钟锁定成功N图23时钟校准流程图RXRX配置NBCC停止信号YRX时钟锁定开始等待时问计时Y成时钟锁定NYBCC释放超时N时钟锁定成功Y链路稳定序列RX释放BCC控制权TX释放BCC控制权图24时钟校准期间BCC通道行为如果时钟校准使能位没有开启，在高速通道中将不会传输时钟信号，此时发送端将不会进行时钟校准。在时钟校准成功后，发送端向外发送有效显示数据之前，源极驱动芯片应避免向显示屏输出异常数据。源极驱动芯片可采用指令包中的复位信号确保输出信号。每个时限长度应符合表9的规定。表9时限定义时钟名称最小值典型值最大值时钟校准时长BCC释放超时准备时间9DC下行模式超时 68在BCC快速模式中，BCC线只用于标识CDR状态。当RX上电或复位之后，所有的源极驱动芯片将BCC线拉低并请求开始时钟校准。当时钟校准成功后，RX释放BCC线至高电平，否则任何芯片的CDR锁定有错误时都应持续将BCC拉低。在BCC快速模式中任何电平的状态都应持续至少8μs。4.98位/10位编解码8位/10位编码保证了最低的时钟沿密度以确保信号质量，并且利于物理层信号对齐。在字节边界，前一字节的最高位和当前字节的最低位之间有固定的时钟沿(上升沿或下降沿)。该编码方式具有下列特点：a)保证每个编码字节中至少有两个时钟沿，并且在字节边界处有时钟沿；b)编码中连续0或1的长度控制在5个以内，具有更好的信号抖动表现，K码的定义连续0或1的长度为6位，便于识别。K码和G码用于标识数据包特征，由于他们的编码方式区别于数据8位/10位编码，在数据流中能够很容易被识别。4.9.2K码序列在本方案中，K码用于标识区分数据包或数据序列。K码实际上是连续的4个字符，见表10。分别有两组K码和G码，其中一组是另外一组的数据取反。在编码阶段，两组不同的码字是为了确保在前一字节的9位和当前字节的0位之前形成时钟沿(上升沿或下降沿)。K码定义应符合表10的规定。表10K码定义定义G码的定义应符合表11的规定。定义K码和G码共同构成K码序列。例如，当插入K1码时，实际的序列是“K'1|G'1|G'1|K'1”。端应检测该序列并且能够容错，判定出最终的数据类型。接收4.9.38位/10位编码8位/10位的编码如下：b)编码数据：dout[9],dout[8],dout[7],dout[6],dout[5],dout[4],do编码流程见图25。enc[9]=~~din[3]enc[8]=~din[3]^din[7]enc[7]=~-din[3]din[4]enc[6]=~dim[3]^((~din[2]&~din[1]&~din[4])(din[2]&din[0])|(din[1]&din[0]))cne[5]=~din[3]^((~din[2]&~-din[1]&~din[4])(din[2]&~~din[0])(din[1]&~~cin[0D)cnc|4|=~~din|3|^din|6|cnc[3]=…dim[3]^din[5]cnc|2|=~din|3|^((din|2|&~din|1|)|{din[2|&din|1|&~~din|3|)(…din|1|&din[0|)]enc[1|=~din|3]^([~din|2]&din[1D)(din[2]&din[1]&~~din|3]}4~din[2]&~~din[01)enc[0]=din[3]^din[3]Tnitialdout[9](n-1)=1'b0dout[9](n-1)=1'b0NYdout[9:0](n)=enc[9:0]dout[9:0](n)=enc[9:0]图258位/10位编码流程在编码之后，在前一字节的最高位和当前字节的最低位之间形成时钟沿。4.9.48位/10位解码8位/10位的解码流程见图26。dindin[9:0]din[9]=1'b1YNd_code[8:0]=din[8:01doul[7]=dcode[8]dout[6]=dcode[4]dout[5]=d_code[3]dout|4i=d_codei7idout[3]=d_code[0]doul[2]=(dcode[6]^dende[5])&---(---dcode[2]&dcodc[1])doul[1]=(dcode[6]dcude[5])&-{dcode[2]&-~dcode[1])dout[0]=(d_code[6]&-d_code[5])(d_code[6]&d_code[5]&d_code[2])lc--d_code[6]&~-d_code[5]&d_code[2])d_code[8:0]=-din[8:0]图268位/10位解码流程4.10数据加扰为了在数据传输过程中更好的降低EMI,在发送端进行8位/10位编码之前，对数据包做加扰处理。接收端在完成8位/10位解码之后进行相应的解扰处理。加扰功能的控制以及LFSR的选择设定在CTRL_F以及BCCBC模式指令中。当系统上电后，TX和RX的加扰功能都是关闭的。BCC的BC模式指令以及CTRL_F可以选择特定的LFSR并开启加扰功能，同时所有对于加扰设定的改变都在下一个K3指令后执行。这表明数据的加扰处理不能在TX发送K3信号之前使用，即使加扰功能设定已开启。每一个端口中数据加扰和解扰的处理都是相对独立的。LFSR通过K3码(至少一帧中出现一次，替换K2)进行复位。接收端在通过K3码完成同步之前，应避免输出画面。该功能可通过在控制指令包中的PORSD信号实现。每字节数据的加扰/解扰处理，是通过LFSR中定义的8位有效数据运算完成。具体的LFSR设计需要发送端及接收端保持一致，可参考附录C进行设计。加扰处理应符合下列原则：a)LFSR具有最高优先级，包括K码，数据包以及无效数据(IDLE),始终进行移位运算；b)K码不进行加扰处理。扰码多项式参见附录C。5传输协议方案二本方案规定了8位/9位接口协议的基本功能：a)发送端发送功能；b)接收端接收功能。本方案规定的接口传输协议，时钟通道被嵌入到数据通道中，系统架构见图27。数据通道(差分)数据通道(差分)RX端艾SD#1SD#2Sl):3艾SD*4支SD#5T-COySD:源极驱动芯片图27点对点接口系统架构在指定的应用中，数据通道的数目是可选的，由下列因素决定数据通道数目：a)视频流带宽；b)每个数据通道的最大带宽；c)指定应用中每个源极驱动芯片的最大带宽。在本方案规定的接口传输协议中，对于不同的应用，可分别采用一个通道(T-CON和特定源极驱动芯片之间仅有一对差分信号)和两个通道(T-CON和特定源极驱动芯片之间有两对差分信号)的方案。连接控制(LS)命令通道是一条单端信号线，LS由外部拉高，当所有的源极驱动芯片接收状态为锁定时钟频率，源极驱动芯片会呈现高输入阻抗，当所有的源极驱动芯片都锁定后，LS将被外部电路拉高，让T-CON可以进入下一个状态。当源极驱动芯片接收状态失锁，源极驱动芯片内部会拉低，所以只要有任何一颗源极驱动芯片拉低，LS的脚位状态就会呈现为低，T-CON会持续送时钟校准指令。回传数据(FBD)命令通道是一条单端信号线，FBD由外部拉高，当源极驱动芯片传输数据会将FBD拉低，再进行数据传输。5.1.2比特和字节顺序约定在本方案中规定的接口传输协议，在物理层通道中串行传输编码数据。编码之后，每字节8位数据转换为9位。在T-CON和每一颗源极驱动芯片之间的物理层通道定义为端口。如果在T-CON与源极驱动芯片之间有一组差分信号线，这个端口定义为1通道结构；如果在T-CON与源极驱动芯片之间有两组差分信号线，这个端口定义为2通道结构。在本方案中规定的接口传输协议，遵从低位优先原则，例如，最低位的字节(0位)首先传输，而在每一个字节中，LSB(D[0])首先传输，而MSB(D[8])最后传输。上述规则同时适用于数据传输和控制指令传输。发送端的协议层、物理层架构见图28。物理层物理层8位/9位编码发送端驱动P2P匹配和控存P2P匹配和控制包系统数据接收单元P2P匹配和控FBI)协议8位/9位编码发送端驱动发送端驱动素缓像线图28接收端的协议层、物理层架构见图29。发送端架构协议层协议层接收端CDR接收端CDRFBI)协议资料发送单元8位/9位解码8位/9位解码数据包设定控制指令物理层数据包图29接收端架构5.2发送端协议发送端的工作流程见图30。特定封包特定封包对位完成PLL锁定状态断电PLI.失锁当LS为低电平时高电平时特定封包待状态时钟校准状态关机状态图30发送端工作流程断电当LS为低电平时断电当LS为低电平时在发送端共有五个工作状态：关机状态、上电后等待状态、时钟校准状态、特定封包对位状态和显示传输状态。转换过程应符合下列规定。a)在上电后，TX进入系统稳定与TX配置阶段。在该阶段中，应等待TX初始化配置完成，例b)CDR校准，即TX、RX时钟校准状态，CDR校准完成后，LS信号输出高电平给T-CON,通知发送端可以传输下一阶段的数据。c)若CDR校准失败，会处于失锁状态，LS信号输出低电平给T-CON,再重新做CDR校准。d)ALN校准，即TX端发送特定的对位封装包，RX接收端以此为基准进行对位，ALN对位完成后，接收端能够稳定接收并还原显示数据及控制数据。5.3接收端协议接收端的工作流程见图31。高电平时特定封包对位状态特定封包对位完成显示输山状态时钟校准状态关机状态图31接收端工作流程在接收端共有四个工作状态：关机状态、时钟校准状态、特定封包对位状态和显示输出状态。转换过程应符合下列规定。a)在上电后，接收端进行时钟校准，时钟校准完成后，接收端输出LS信号高电平给发送端，通知发送端可以传输下一阶段的数据。b)若时钟校准失败，接收端会拉低LS信号，输出LS低电平给发送端，让发送端重新发送时钟校准。c)特定封包对位状态，可由数据中的标头指令封包或标尾指令封包进行数据对齐，对位完成后，接收端就可正常输出画面。5.4数据包5.4.1输出时序封包封包输出的时序与数据关系：每一条数据的起始会有标头指令(CS)封包，结尾会有标尾指令(CE)封包；中间会加入CMD1/CMD2作为显示区的极性变换标示。每一帧的最后一条数据，可以传送相关的控制设定，时序与数据关系见图32。第一条线数据第二条线数据最后一条线数据第一条线数据第二条线数据最后一条线数据设置垂直消隐区水平消隐区像素数据写像素数据写像素数据像素数据号像素数据像素数据像素数据像素数据像素数据寄存器殴定空白区驾空白区RFG0REG1RECi2RHG9RFG10REG11RFG12…REG56图32时序与数据封包图5.4.2接口格式及指令内容接口采用时钟内嵌方式，封包由RGB数据，控制设定，指令封包三大部分组成。a)RGB数据：每8位数据会编码为9位封包，经扰码器以降低EMI电磁波干扰。b)控制设定：在双信道模式下，以信道0为主，每8位数据会编码为9位封包，不做扰码。c)指令封包：指令内容见表12,特定的标头、时钟锁定或设定封包不会做扰码。表12指令封包指令缩写编码型式描述时钟校准信号LSBMSBLSBMSB传输时钟信号的特征频率，用来时间校准使用标头指令标示有效数据的起始，用来对齐后面各信道的数据显示区正极性指令CMD1LSBMSB用来标示显示区为正极性显示区负极性指令CMD2 用来标示显示区为负极性 L.SI3MSIB缓存器设置指令CMD3 LSBMSB标示为寄存器设定缓冲区起始消隐区正极性指令CMD4l标示消隐区正极性LSBMSI3消隐区负极性指令CMD5[0][1][2][3][A]「5][6][7][8]标示消隐区负极性标尾指令10||1|12|13|14|15116|171LSBMSB标示有效数据的结尾，后面为消隐区的数据5.4.3FBD格式及指令内容在8位模式下，源极驱动芯片与T-CON沟通的时间依序定义，第一颗源极驱动芯片在数据线的第11条～第18条回传(Line11～Line18),第二颗源极驱动芯片在第21条～第28条回传(Line21~Line28),以此类推。在10位模式下，源极驱动芯片与T-CON沟通的时间依序定义，第一颗源极驱动芯片在数据线的第11条～第20条回传(Line11～Line20),第二颗源极驱动芯片在第23条～第32条回传(Line23~Line32),以此类推。在12位模式下，源极驱动芯片与T-CON沟通的时间依序定义，第一颗源极驱动芯片在数据线的第