《电工与电子技术》 课件 第13章 组合逻辑电路

第13章组合逻辑电路13.1组合电路的分析和设计13.2加法器12.3编码器12.4译码器组合逻辑电路

组合逻辑电路是由门电路按一定的逻辑功能组合成的电路，其输出状态只与当前的输入状态有关，而与电路原来所处的状态无关。从电路结构上看，电路中无记忆元件，输入与输出之间无反馈。

本章通过实例学习组合逻辑电路的分析和设计方法，介绍常用中、小规模组合逻辑集成电路的逻辑功能及其使用方法。&&&&第13章|组合逻辑电路13.1组合逻辑电路的分析与设计13.1.1组合逻辑电路的分析组合逻辑电路的分析，就是对给定的逻辑电路，分析确定其逻辑功能；或者检查电路设计是否合理，验证其逻辑功能是否正确。逻辑电路图逻辑表达式化简真值表分析功能图13-1

组合电路的分析步骤

1.一般步骤（1）由已知的逻辑图，逐级写出逻辑函数表达式；（2）对逻辑函数表达式进行化简；（3）根据逻辑表达式列出真值表（功能表）；（4）根据真值表分析电路的逻辑功能。分析步骤见图13-1所示。第13章|

组合逻辑电路13.1组合逻辑电路的分析与设计【例13-1】分析图13–2所示电路的逻辑功能。&&&&图13-2

例13-1逻辑图解：（1）由逻辑图写出逻辑函数表达式（2）逻辑化简反演律反演律吸收律（3）真值表ABF000110110111（4）分析功能

（或运算）或门表13-1

例13-1真值表第13章|

组合逻辑电路13.1组合逻辑电路的分析与设计【例13–2】分析图13-3所示电路的逻辑功能。解：（1）由逻辑图写出逻辑函数表达式（2）逻辑化简反演律（3）真值表（见表13-2所示）。（4）分析功能

三个输入ABC

中，只要有两个或两个以上为1，则输出F为1。可作为三人表决电路。即输入同意为1，反对为0；输出通过为1，未通过为0，多数同意即通过。图13-3

例13-2逻辑图&&&&表13-2

例13-2真值表第13章|

组合逻辑电路13.1组合逻辑电路的分析与设计13.1.2组合逻辑电路的设计组合逻辑电路的设计，就是根据给定的逻辑要求，画出能够实现逻辑功能的最简单的逻辑电路。组合电路的设计过程与分析过程相反。

1.一般步骤（1）根据给定的逻辑功能要求列出真值表；（2）根据真值表写出输出逻辑函数的与或表达式；（3）对逻辑表达式进行化简或根据电路设计要求进行变换；（4）根据化简或变换后的逻辑表达式画出逻辑电路图。设计步骤见图13-4所示。功能要求真值表逻辑表达式化简或变换逻辑电路图图13-4组合电路的设计步骤第13章|

组合逻辑电路13.1组合逻辑电路的分析与设计【例13-3】试用与非门设计一个逻辑电路，A、B为输入变量，F为输出变量，当输入变量中1的个数为奇数时，F为1，否则F为0。解：（1）根据逻辑要求写出真值表

见表13-3所示。表13-3

例13-3真值表（2）根据真值表写出逻辑式

（3）变换为与非-与非式

（4）画出逻辑电路见图13-5所示，完全用与非门实现，需要5个与非门，其中2个与非门的输入端接在一起，相当于非门。

图13-5

例13-3逻辑图&&&&&该电路称做二位奇数校验器。就其逻辑功能来讲，当A、B状态相同时，输出F为0；当A、B状态相异时，输出F为1。这种逻辑关系称做异或逻辑，其表达式为第13章|

组合逻辑电路13.1组合逻辑电路的分析与设计集成门电路的应用图13-6为两种常用集成门电路的引脚图和内部结构，其中：74LS04为六非门，即内部有六个非门。如果要求用与门和与非门实现例13-3中逻辑电路，即可用一片74LS04和一片74LS00实现，选用74LS04中任意两个非门、74LS00中任意两个三个与非门，如图13-6接线图所示。也可以用异或门实现，即可用一片74LS136（四异或门）实现。

图13-6

集成门电路74LS04和74LS00214313146571112910874LS041111112143131465711129108&74LS00&&&ABF74LS00为四-2输入与非门，即内部有四个2输入与非门。第13章|

组合逻辑电路13.2加法器算术运算电路是计算机中不可缺少的单元电路，最常用的是加法器。图13-7所示为两个两位二进制数相加，其中：A1A0和B1B0

：加数S1S0：本位和

C1C0

：进位低位数相加，即A0+

B0

，没有来自更低位的进位，输出为本位和（S0）和本位的进位（C0

），称为“半加”。实现半加功能的电路称为半加器。高位数相加，即A1+

B1

，要考虑来自低位的进位（C0），输出为本位和（S0）和本位的进位（C1），称为“全加”。实现全加功能的电路称为全加器。C0A1

A0+

B1

B0C1

S1S0、

图13-7

半加和全加半加全加第13章|

组合逻辑电路13.2加法器13.2.1半加器由于不考虑低位进位，所以半加器是一个两输入、两输出的组合逻辑电路，根据二进制数相加的运算规则，可得半加器的功能表，如表13–4所示。其中A、B为加数，S为本位和，C为进位。表13-4

半加器功能表根据真值表，写出半加器的逻辑表达式根据逻辑表达式画出逻辑图，半加器可由一个异或门和一个与门来实现，其逻辑电路图和逻辑符号如图13-8所示。=1&ABSC∑COSCAB

图13-8

半加器a）逻辑电路图b）逻辑符号a）b）第13章|

组合逻辑电路13.2加法器13.2.2全加器由于考虑低位进位，所以全加器是一个三输入、两输出的组合逻辑电路，根据二进制数相加的运算规则，可得全加器的功能表如表13-5所示。其中An、Bn

为加数、

Cn-1为低位进位，Sn

为本位和，Cn为本位进位。根据功能表，写出全加器的逻辑表达式表13-5

全加器功能表根据逻辑式画出逻辑图，全加器可由两个半加器和一个或门组成，其逻辑电路和逻辑符号如图13–9所示。∑COSnCn-1∑COAnBn≥1Cn∑COSnCnAnBnCn-1CI

图13-9

全加器a）逻辑电路图b）逻辑符号a）b）第13章|

组合逻辑电路13.2加法器【例13-4】用四个一位全加器组成四位全加器。

解：四个一位全加器连接为四位全加器，低位的输出进位端（CO）接高位的输入进位端（CI），最低位的输入进位端接地，如图13-10所示。

A3

A2

A1

A0

+B3

B2

B1

B0

=C3

S3

S2

S1

S0设：A3

A2

A1

A0=1010、B3

B2

B1

B0=0110

1010+0110

1

0000、、、即：S3

S2

S1

S0=0000

C3=1输出：C3

S3

S2

S1

S0=10000∑COS1A1B1C0CI∑COS3C3A3B3C2CI∑COS2A2B2C1CI∑COS0A0B0

CI

图13-10

四位全加器第13章|

组合逻辑电路13.3编码器用数字、文字或符号表示某一特定对象的过程称为编码，如身份证号码、邮政编码等。

为便于计算机处理，需要将特定的对象转换为二进制代码（0

或1），能够实现编码的电路称为编码器。13.3.1二进制编码器

图13-11为二进制编码器的框图，输入为2n

个信号，输出为n

位二进制数。

如n

=2，输入为I0~I3

四路信号，输出用两位二进制数表示00~11四个状态，称为两位二进制编码器（4线–2线编码器）。如n

=3，输入为I0~I7

八路信号，输出用三位二进制数表示000~111八个状态，称为三位二进制编码器（8

线–3

线编码器）。如n

=4，输入为I0~I15

十六路信号，输出用四位二进制数表示0000~1111十六个状态，称为四位二进制编码器（16线–4线编码器）。1．二进制代码的位数二进制编码器•••••••n位二进制数n个信号

图13-11

二进制编码器第13章|

组合逻辑电路13.3编码器2．三位二进制编码器（8线-3线编码器）输入输出I0I1I2I3I4I5I6I7Y2Y1Y00000000111100000010110000001001010000100010000010000011001000000100100000000110000000000表13–6三位二进制编码器功能表（1）功能输入为I0~I7

八路（23）信号，输出用三位二进制数（n=3）表示000~111八个状态，称为三位二进制编码器。因有八路输入、三路输出，所以又称为8

线–3

线编码器，如图13-12所示。当

I0~I7

分别有效（1）时，输出依次为000~111，如：

（2）

功能表

8线-3线编码器的功能表表见表13-6所示，在同一时刻，I0~I7中只能有一个有效（为1），其他无效（为0）8线-3线编码器

图13-128线-3线编码器逻辑符号第13章|

组合逻辑电路13.3编码器（3）逻辑表达式根据编码表分别写出三个输出端的逻辑表达式，并转换为与非-与非式。（4）逻辑电路图根据逻辑表达式画出逻辑电路图，如图13-13所示。000000010000000001000110000000111

图13-138线-3线编码器逻辑图第13章|

组合逻辑电路13.3编码器13.3.2二-十进制编码器

1.位数

用二-十进制代码表示十进制数，称为二–十进制编码（BCD码）。二-十进制编码器是将十进制的10个数码0～9编成二进制代码的电路。输入为10路信号，输出为对应的四位二进制代码0000~1001。

二–十进制编码器是10输入、4

输出的组合电路，又称10线-4线编码器，逻辑符号见图13-14所示。

2.功能表二-十进制编码器的功能表见表13-7所示，从表中看出，输入S0~S9

为低电平有效（0有效），输出DCBA为0000~1001十进制数码输入输出S0S1S2S3S4S

5S6S

7S8S9DCBA00111111111000011011111111000121101111111001031110111111001141111011111010051111101111010161111110111011071111111011011181111111101100091111111110100110线-4线编码器0有效

图13-1410线-4线编码器逻辑符号表13–7二-十进制编码器功能表第13章|

组合逻辑电路13.3编码器3.逻辑表达式根据编码表分别写出四个输出端的逻辑表达式，并转换为与非-与非式。因为输入端0有效，同一时刻只有一路输入为0，

所以写逻辑表达式时，取输入为0的反变量。4.逻辑电路图图13-15为根据逻辑式画出的键控8421码编码器，10个按键分别S0~S1，按键闭合，Sn

接地（0）；按键松开，Sn接5V（1）。S：

标志端，如果无按键按下（未编码状态），DCBA=0000，S=0

有按键按下（编码状态）时，S=1图13–15键控8421（BCD）码编码器标志位1111111111S0~S9

全为1未编码状态0000S=00111111111S0~S9

不全为1编码状态0000S=1第13章|

组合逻辑电路13.3编码器13.3.3优先编码器当编码器同时存在多个输入信号有效时，能够按照规定的优先级别进行的逻辑电路称为优先编码器。

优先编码器允许几个信号同时输入，但电路只对其中优先级别最高的输入信号编码。

如图13-16所示的4线–2线优先编码器，输出I3~I0

高电平（1）有效，优先级别为即I3的优先级别最高、I2次之，I0最低。其功能表见表13-8所示。输入输出说明I0I1I2I3Y1Y0100000

I3I2I1=0，I0=1，Y1Y0=00×10001I3I2=0，I1=1，Y1Y0=01，I0

任意××1010I3=0，I2=1，Y1Y0=

10，I1

I0

任意×××111

I3=1，Y1Y0=

11，I2

I1

I0

任意例如，I3I2I1I0=1101，Y1Y0=11

I3I2I1I0

=0110，Y1Y0=10

I3I2I1I0

=0011，Y1Y0=01

I3I2I1I0=0001，Y1Y0=004线-2线优先编码器

图13-16

4线-2线优先编码器表13-84线–2线优先编码器功能表第13章|

组合逻辑电路13.4译码器译码是编码的逆过程，即将每一组二进制代码“翻译”成一个相应的输出信号。实现译码功能的逻辑电路称为译码器。

译码器按用途大致分为三类：一是二进制译码器，又称变量译码器，是用来表示输入变量状态的译码器；二是码制变换译码器，常见的是把BCD码转换成十进制数码的译码器，简称二–十进制译码器。三是显示译码器，是用来驱动数码管等显示器件的译码器。13.4.1二进制译码器与二进制编码器相反，二进制译码器的输入为n

位二进制数，输出为2n

个信号。图13-17所示译码器，输入为A、B两位二进制数，输出为四路信号，所以称为2线–4线译码器，相应的二进制译码器还有3线-8线译码器、4线–16线译码器。

1.根据逻辑图写出逻辑表达式1BA&&&&1

图13-17

2线-4线译码器第13章|

组合逻辑电路13.4译码器

2.根据逻辑表达式做出逻辑状态表从逻辑电路、逻辑表达式和状态表中可以看出，输出为低电平有效（0有效），图13-18为其逻辑符号，输出加o表示0有效。2线-4线译码器0有效

图13-18

2线-4线译码器逻辑符号表13-92线–4线译码器功能表

3.时序图

根据输入波形，画出输出波形，称为时序图。见图13-19所示。BtAttttt

图13-19

2线-4线译码器时序图00011011第13章|

组合逻辑电路13.4译码器

4.集成译码器74LS138（3线-8线译码器）

图13-203线-8线译码器74LS138引脚图214313146571112910874LS1381516输出0有效输出输入控制端图13-20为3线-8线译码器（74LS138），其中：表13–1074LS138（3线-8线译码器）功能表第13章|

组合逻辑电路13.4译码器集成译码器74LS138（3线-8线译码器）的扩展控制端的作用：用两片3线–8线译码器组成4线-16线译码器，称为扩展，见图13-21所示。

图13-21

74LS138的扩展1DCBA74LS138（2）74LS138（1）

四位输入二进制数DCBA，其中CBA

同时接（1）和（2），最高位D

分别接（1）和（2）的控制端；D=0时（1）工作、D=1时（2）工作，实现4线–16线译码。功能表见表13-11所示。表13–11两片74LS138实现4线-16线译码器功能表【例13-5】图13-21电路，如果DCBA分别为0011和1110时，说明芯片工作情况和输出信号的状态。解：DCBA

为0011时，芯片（1）工作，

DCBA

为1110时，芯片（2）工作，第13章|

组合逻辑电路13.4译码器13.4.2二–十进制译码器与二-十进制编码器相反，二-十进制译码器的输入为四位二进制数（0000~1001），输出为十路信号。所以又称为4线–10线译码器。图13-22所示为集成4线-10线译码器74LS42，表13-12是其功能表，其中：

图13-22

4线-10线译码器74LS42引脚图214313146571112910874LS421516输出0有效输出0有效输入表13–1274LS42（4线-10线译码器）功能表

图13-23

数码显示器件a）半导体数码管b）荧光数码管c）液晶数码管a）b）c）第13章|

组合逻辑电路13.4译码器13.4.3七段显示译码器功能：将BCD码（0000~1001）译成驱动7段数码管的显示代码，显示出相应的十进制数码。

常见的显示器件有半导体数码管、液晶数码管和荧光数码管等，见图13-23所示。1．半导体数码管半导体数码管显示器（LED），基本结构为7个发光二极管，又称为7段数码管，分别用a、b、c、d、e、f、g表示，选择不同的字段发光，可显示0～9十个数字，见图13-24所示。例如：设发光二极管加高电平发光加显示代码abcdefg=1111110，相应的字段发光，显示“0”加显示代码abcdefg=1011001，相应的字段发光，显示“5”加显示代码abcdefg=1111111，相应的字段发光，显示“8”abcdefg

图13-24

七段数码管发光二极管第13章|

组合逻辑电路13.4译码器2.发光二极管的两种接法发光二极管的正极又称为阳极，负极又称为阴极，见图13-25a所示。发光二极管有两种接法：（1）将所有阴极连接并接地，阳极接高电平（1）者发光，称为共阴极接法。如图13-25b所示（2）将所有阳极连接并电源，阴极接低电平（0）者发光，称为共阳极接法。如图13-25c所示【例13-6】如果共阴极和共阳极数码管接相同的显示代码：abcdefg=0110000，各显示什么符号？解：根据图13-24数码管发光二极管的排列，共阴极接法是，高电平发光，即bc发光，显示数字“1”；对于共阳极接法，低电平发光，即adefg发光，显示英文字母“E”

图13-25

发光二极管a）阳极和阴极b）共阴极接法c）共阳极接法阳极阴极a）b）c）第13章|

组合逻辑电路13.4译码器3.七段显示译码器七段显示译码器有四位输入A3

A2

A1

A0（0000~1001），输出端为七位显示代码（abcdegf），所以又称4线-7线显示译码器，其逻辑符号见图13-26所示，输出为高电平有效，对应于共阴极数码管。

图13-26

七段显示译码器七段显示译码器根据数码管中发光二极管的排列，七段显示译码器的功能表如表13-13所示。输入输出显示A3A2A1A0abcdefg00001111110000101100000010110110100111111001010001100110101101101101101011111011111100001000111111110011111011表13–13七段显示译码器功能表由表13–11可以看出，这种七段显示译码器的输出为高电平有效，对应于共阴极数码管。

对应于共阳极数码管的7段显示译码器，需要输出0有效，其逻辑功能表与表13–11相反，即将输出状态中的1和0对换。根据表13–11分别a~g的逻辑表达式，即可画出七段显示译码器的原理电路（略）第13章|

组合逻辑电路13.4译码器4.集成显示译码器（74LS47/74LS48）常用的集成七段显示译码器有74LS47，输出为低电平有效，对应于共阳极数码管；74LS48，输出高电平有效，对应于共阴极数码管，两者引脚排列，其他功能相同。图13-27为74LS48的外形和引脚图。

图13-27

七段显示译码器74LS48引脚图214313146571112910874LS481516输