数电实验手册

PAGEPAGE56实验一TTL集成逻辑门的参数测试一、实验目的1、了解TTL与非门各参数的意义。2、熟悉TTL与非门主要参数测试方法。3、熟悉万用表的使用方法。4、熟悉数字逻辑实验板的使用方法。5、了解集成逻辑门电路的使用注意事项。二、实验设备及器件1、数字逻辑实验板1块2、数字万用表1块3、74HC00二输入四与非门1片三、实验原理（a）(b)图1－174HC00逻辑框图(a)、逻辑符号(b)1、与非门的逻辑功能与非门的逻辑功能是：当输入端有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。）其逻辑表达式为Y＝2、TTL与非门主要参数 （1）输出高电平VON 输出高电平就是电路关态输出电平，即电路有一个以上输入端接低电平的输出电平值。一般产品规定指标VOH≥3.2V。 （2）输出低电平VOL 输出低电平就是电路开态输出电平，即电路所有输入端均接高电平时输出电平值。一般产品规定指标VOL≤0.35V。 (3)空载导通电流ICCL（或对应空载导通功耗PON） ICCL是与非门处于开启状态下流过电源的电流。将空载导通电流ICCL乘以电源电压VCC就得到空载导通功耗PON，即PON=ICCLVCC (4)空载截止电流ICCH（或对应空载截止功耗POFF） ICCH是与非门处于关闭状态下流过电源的电流。将空载截止电流ICCH乘以电源电压VCC就得到空载截止功耗POFF，即POFF=ICCHVCC（5）输入短路电流Iis输入短路电流Iis是低电平输入时灌进前级门的负载电流，其大小直接影响前级门的扇出系数。（6）开门电平VON开门电平VON是输出为额定低电平时的最小输入电平。（7）关门电平VOFF开门电平VOFF是指输出电平达到额定高电平的90%时的输入电平。（8）扇出系数N0扇出系数N0指输出端最多能带同类门的个数，它反映了与非门的最大负载能力。N0=ILMAX/Iis，其中ILMAX为VOL≤0.35时允许灌入的最大灌入负载电流，Iis为输入短路电流。TTL与非门参数测试原理图如图1-2。&AB&ABVCCV图1-2TTL与非门参数测试原理图（a）空载导通功耗测试电路（b）空载截止功耗测试电路（c）低电平输入电流IIL测试电路（d）输出高电平、低电平测试电路四、实验内容1、与非门逻辑功能测试+5V+5V74HC0089101112131474HC0089101112131476543217654321逻辑开关逻辑开关图1-3逻辑功能测试电路（1）按图1-3接线。（2）按表1-1要求用开关改变输入引脚1,2的状态，借助逻辑指示灯或者万用表测量输出引脚3的状态，把测试结果填入表中。表1-11脚2脚3脚000110112、与非门主要参数测试（1）输出高电平VOH、低电平VOL测试参照图1-4测试输出电压值。12123414131211567109874HC00逻辑开关+5VV＋－输出VOH，其值为（）2）A为（），B为（）时，输出VOL，其值为（）。（2）空载导通功耗测试PON参照图1-5接线，测试电流ICCL的值。（3）空载截止功耗POFF测试参照图1-4接线，测试ICCH电流的值。图1-4输出电平测试电路（4）输入短路电流Iis测试参照图1-6接线，测试电流Iis的值。12123414131211567109874HC00逻辑开关+5VmAaza123414131211567109874HC00+5VmAaza图1-6输入短路电流测试电路图1-5空载功耗测测试电路五、实验注意事项使用电压表和电流表时，应参考测试参数的规范值及测试电路，正确选择量程。六、实验报告要求列出实验任务的记录数据表格，写出实验的方法、步骤，画出实验电路实验二OC/三态门电路逻辑功能测试一、实验目的1、掌握开漏输出门的逻辑功能及使用方法。2、了解负载电阻对OC门的影响。3、掌握三态门的逻辑功能及使用方法。二、实验设备及器件1、数字逻辑实验板 1块2、万用表1块3、74HC01二输入四开漏输出与非门1片4、74HC125三态输出四总线缓冲门1片三、实验原理1、集电极开路门（OC门）图2-1OC门内部电路图（a）和逻辑符号（b）T5的集电极是断开的，必须经外接电阻RL,接通电源后电路才能实现与非逻辑及线与功能。即在实际使用中，可直接将几个逻辑门的输出端相连，这种输出直接相连，实现输出与功能的方式称为线与。图2-2所示为实现线与功能的电路。图2-2OC门线与2、三态门三态门：是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态（或称禁止状态）的门电路，简称TSL(TristateLogic)门。（1）三态门的电路图2-3三态门电路及逻辑符号（2）三态门的种类<1>按逻辑功能分：三态与非门、三态缓冲门、三态非门、三态与门。<2>按控制模式分：低电平有效的三态门和高电平有效的三态门。四、实验内容1、OC门逻辑功能测试12123414131211567109874HC01逻辑开关Vin1123414131211567109874HC01Q1A1B1Q2A2B2GNDQ4A4B4Q3A3B3Vcc图2-4OC门74HC01引脚图图2-5OC门逻辑功能测试电路（2）设VOH=2.8V，VOL=0.3V。调节输入信号先使电路能够输出逻辑高电平，再调电位计，测出此时保证输出电压大于2.8V的RL值为RLMAX；再调节输入信号先使电路能够输出逻辑低电平，调电位计，测出此时保证输出电压小于0.3V的RL值为RLMIN。讨论RL对输出的影响。（3）根据测试结果，选中间值接入电路，测试并记录电路的逻辑功能。用开关设A、B、C、D输入状态，借助指示灯和万用表观测输出端的相应状态并填入表2.1中。表2.1输入输出A（2脚）B（3脚）C（5脚）D（6脚）逻辑状态00000001001000110100010101100111100010011010101111001101111011112、三态门74HC125的逻辑功能测试（1）按电路连接图连接74HC125。1123414131211567109874HC125Q1A1Q2A2GNDQ4A4Q3A3VCCEN4EN3EN1EN2123414131211567109874HC125逻辑开关（控制信号）逻辑开关（数据信号）图2-6三态门74HC125引脚图图2-7三态门逻辑功能测试电路（2）利用开关分别改变控制端EN1、EN2状态，观察输出与输入数据端A2的逻辑关系，并将结果记入表2.2中。注意控制端不能同时为0！！表2.2输入EN1/EN20/11/0A1A2输出Q输入EN1/EN21/1A1A2输出五、实验注意事项1、注意OC门外接电源和负载的接入。2、三态门的输入控制端不能同时为0，否则出现输出端相连的情况，这是不允许的。六、实验报告要求按实验要求完成实验内容，并回答下列问题：1、当输出为逻辑“1”（即高电平）时，保证输出电压大于2.8V的RLMAX为多少？输出为逻辑“0”(即低电平)时，保证输出电压小于0.3V的RLMIN为多少？RL对输出电压值有什么影响？2、OC门线与的逻辑表达式为？3、总结三态门的功能。实验三译码器及其应用一、实验目的1、掌握译码器的测试方法。2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。3、掌握用译码器构成组合电路的方法。4、学习译码器的扩展。二、实验设备及器件1、数字逻辑电路实验板1块2、74HC1383-8线译码器2片3、74HC20双4输入与非门1片三、实验原理 1、中规模集成译码器74HC13874HC138是集成3线－8线译码器，在数字系统中应用比较广泛。图3－1是其引脚排列。其中A2、A1、A0为地址输入端，～为译码输出端，S1为使能端。表3-1为74HC138真值表。表3-174HC138真值表输入输出S1+A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××1111111174HC13874HC138图3－174HC138引脚 74HC138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。其中： 2、译码器应用 因为74HC138三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。四、实验内容1、译码器74HC138逻辑功能测试（1）控制端功能测试测试电路如图3-2所示。按表3-2所示条件输入开关状态。观察并记录译码器输出状态。LED指示灯亮为0，灯不亮为1。逻辑开关逻辑状态显示逻辑开关逻辑状态显示S1A2A1A074HC1381╳╳74HC138╳╳╳110101111╳╳╳╳╳╳╳╳╳图3-274HC138逻辑功能测试电路（2）逻辑功能测试将译码器使能端S1及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表3－3逐项测试74HC138的逻辑功能。表3－374HC138逻辑功能测试输入输出S1+A2A1A010000100011001010011101001010110110101110×××××1××× 2、用74HC138实现逻辑函数如果设A2=A，A1=B，A0=C，则函数Y的逻辑图如3-3所示。用74HC138和74HC20各一块在实验箱上连接图3-3线路。并将测试结果记录表3-4中。ABCY000001010011100101110111表3-4函数功能测试74HC13874HC138图3-3用74HC138组成函数Y 3、用两个3线-8线译码器构成4线-16线译码器。利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如图3－4所示。图3-4用两片74HC138组合成4/16译码器五、实验注意事项1、注意集成电路输入控制端和输出控制端的信号。2、74HC138集成块搭接中注意输出信号的处理。六、实验报告要求1、整理有关实验数据，总结利用MSI器件设计组合逻辑电路的方法。2、写出用两片3线-8线译码器74HC138组成4线-16线译码器的设计过程。实验四数据选择器及其应用一、实验目的1、学习数据选择器逻辑功能测试方法。2、了解中规模集成数据选择器的逻辑功能。3、熟悉利用数据选择器构成任意逻辑函数的方法。4、了解数据选择器的扩展方法。二、实验设备及器件1、数字逻辑电路实验板1块2、74HC1531片3、74HC321片三、实验原理1、双四选一数据选择器74HC153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图4－1。74HC15374HC153图4－174HC153引脚功能、为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。1）当使能端（）＝1时，多路开关被禁止，无输出，Q＝0。2）当使能端（）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。该电路的表达式为： Y=A1A0D0+A1A0D1+A1A0D2+A1A0D32、数据选择器的应用—实现逻辑函数 用数据选择器实现逻辑函数，方法与译码器相似，只是将出现的最小项对应的数据端接入高电平，未出现的接低电平，将地址端作为自变量的输入端，则可以实现。四、实验内容1、测试双四选一数据选择器的逻辑功能。输入输出A1A0Y1××000001010011在实验箱上接线，地址端A2、A1、A0、数据端D0～D7、使能端接逻辑开关，输出端Y接逻辑电平显示器，按74HC153功能表逐项进行测试，将测试结果填入表4-1中。表4－12、用数据选择器实现函数F=AB+C。参照原理图搭接电路，并观察电路的功能。用4选1数据选择器实现函数函数F有三个输入变量，而数据选择器有两个地址端A1、A0少于函，74HC153的表达式与函数F对照，得出：D0＝0，D1＝D2＝C，D3＝1接线图如图4－2所示，测试并记录结果在表4-2。表4－2输入输出ABCF00000101001110010111011174HC15374HC153图4－2用74HC153实现函数用四选一数据选择器74HC153构成八选一数据选择器。参照图4-3搭接电路，并观察电路的功能。74HC15374HC153图4－374HC153构成八选一数据选择器五、实验注意事项注意74HC153控制端的信号。六、实验报告要求1、整理有关实验数据，撰写实验报告，对实验进行总结。2、写出用四选一数据选择器74HC153构成八选一数据选择器的设计过程。实验五加法器一、实验目的1、掌握半加器、全加器的工作原理及逻辑功能。2、掌握集成加法器的应用。二、实验设备及器件1、数字逻辑电路实验板1块2、74HC2831片3、74HC041片4、74HC001片5、74HC861片三、实验原理1、半加器不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。2、全加器考虑低位进位的加法称为全加。实现全加的电路，为全加器。3、多位加法器（1）串行多位加法（2）并行多位加法四、实验内容与步骤1、用门电路实现全加器。参照图5-1搭接电路，并测试其功能记录结果在表5-1中。表5-1全加器真值表Ci-1AiBiSiCi+1000001010011100101110111 图5-1小规模集成电路设计的全加器2、用数据选择器实现全加器。参照图5-2搭接电路，并观察电路的功能。图5-2用74HC138设计的全加器3、用译码器实现全加器。参照图5-3搭接电路，并观察电路的功能。图5-3用74HC153设计的全加器4、用集成加法器74HC283实现代码转换电路。要求：设计一个四位全加器电路，能够完成8421码到余三码的转换。74HC283的引脚图如图5-4所示，按图5-5搭接电路，并将观察输出记录结果于表5-2。图5-474HC283的引脚排列图5-58421码转换成余三码电路表5-2输入输出DCBAY3Y2Y1Y00000000100100011010001010110011110001001 五、实验注意事项注意74HC153控制端的信号。六、实验报告要求1、写出用门电路实现全加器的设计过程，并记录实验结果。2、写出用数据选择器实现全加器的设计过程，并记录实验结果。3、写出用译码器实现全加器的设计过程，并记录实验过程。4、写出用用集成加法器74HC283实现代码转换电路的设计过程，并记录实验结果。实验六触发器一、实验目的1、掌握集成D触发器和JK触发器的逻辑功能及触发方式。2、掌握集成触发器的使用方法。二、实验设备及器件1、数字逻辑电路实验板1块2、74HC74双D触发器1片3、74HC76双JK触发器1片三、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74HC76双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图6－1所示。JK触发器的状态方程为Qn+1＝Jn＋QnJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与为两个互补输出端。通常把Q＝0、＝1的状态定为触发器“0”状态；而把Q＝1，＝0定为“1”状态。图6－174HC76双JK触发器引脚排列图2、D触发器在输入信号为单端的情况下，D触发器用起来最为方便。本实验采用上升沿触发的双D触发器74HC74，引脚功能及逻辑符号如图6－2所示。其状态方程为：Qn+1＝Dn其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。74HC7474HC74图6－274HC74引脚排列及逻辑符号四、实验内容1、74HC74逻辑功能测试1）直接置位（SD）端复位（RD）端功能测试。利用逻辑开关改变、的逻辑状态（D,CP状态随意），观测相应的、状态，从而总结出两个输入控制端的功能。将测试结果记入表6-1中表6-1CPDQ10012）Ｄ与CP端功能测试从ＣＰ端输入单个脉冲,按下表改变开关状态。将测试结果记入表6-2中。表6-2输入输出Ｑn+1DCP原状态Ｑn=0原状态Ｑn=1011０→１11１→０111０→１11１→０2、74HC76逻辑功能测试1）直接置位(PR)复位(CLR)功能测试。2）功能测试。CP端加单脉冲，按表利用开关改变各端状态，状态记入表6-3。表6-3输入输出Qn+1JKCLRCP原状态Ｑn=0原状态Ｑn=10010→11→00110→11→01010→11→01110→11→03、(选作)触发器功能转换1）将D触发器和J—K触发器转换成T’触发器，列出表达式，画出实验电路图。2）接入连续脉冲，观察各触发器CP及Q端波形，比较两者关系。3）自拟实验数据表并填写之。五、实验注意事项正确判断触发器触发方式。六、实验报告要求1,整理实验数据并填表。2,按要求回答问题，并画出波形图。3,总结各类触发器特点。实验七计数器逻辑功能测试及应用一、实验目的1、熟悉中规模集成电路计数器74HC90的逻辑功能，使用方法及应用。2、掌握构成任意进制计数器的方法。二、实验设备及器件1、数字逻辑电路实验板2、74HC90同步加法二进制计数器1片。3、74HC00二输入四与非门1片。三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是件。1、集成计数器74HC90集成计数器74HC90是二-五-十进制计数器，其管脚排列如图7-1，功能表如表7-1。74HC9074HC90图7-174HC90管脚排列表7-12．利用集成计数器芯片可方便地构成任意（N）进制计数器方法：1）反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。把模数大的计数器改成模数小的计数器。其关键是清零信号的选择与芯片的清零方式有关，异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。还要注意清零端的有效电平，以确定用与门还是与非门来引导。2）反馈置数法：是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数直至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。异步置数方式以Na=Nb+N作为反馈识别码，其有效循环状态为Nb～Na；同步置数方式以Na=Nb+N-1作为反馈识别码，其有效循环状态为Nb～Na。还要注意置数端的有效电平，以确定用与门还是与非门来引导。四、实验内容1、测试74HC90的逻辑功能，用数码显示管显示。并记录结果于表7-2表7-2计数脉冲CP计数逻辑状态十进制数Q3Q2Q1Q0012345678910112、74HC90芯片构成十进制计数器74HC9074HC903、用置数法将74HC90构成一个七进制计数器。74HC9074HC904、利用74HC90构成一个二十四进制的计数器，并用数码显示管显示。74HC90(个位)74HC90(十位)74HC90(个位)74HC90(十位)五、实验注意事项1、集成块功能端有效的状态。2、实现其他进制计数器的时候注意中断状态和反馈线的处理。六、实验报告要求按要求完成上述内容，并总结计数器设计的方法及多级计数器级连有哪些规律？实验八寄存器功能测试及应用一、实验目的1、熟悉寄存器的电路结构和工作原理。2、掌握集成移位寄存器74HC194的逻辑功能和使用方法。二、实验设备及器件1、数字逻辑电路实验板2、74HC74双D触发器2片3、74HC04六反相器1片。4、74HC194四位双向通用移位寄存器1片。三、实验原理移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74HC194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图8－1所示。功能表如表8-1所示。74HC19474HC194图8－174HC194引脚排列其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；为直接无条件清零端；CP为时钟脉冲输入端。表8-1功能输入输出CPS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除×0××××××××0000送数↑111××abcdabcd右移↑101DSR×××××DSRQ0Q1Q2左移↑110×DSL××××Q1Q2Q3DSL保持↑100××××××保持↓1××××××××四、实验内容与步骤1、利用两块74HC74（四个D触发器）构成一个单向的移位寄存器。参照图8-2搭接电路，观察并记录结果于表8-2。DQDQQQ0F0DQQF1DQQQ2F2DQQF31Q1Q3串出串入消除CPRdDn图8-2右移移位寄存器表8-2CP输入数据D右移移位寄存器输出Q3Q2Q1Q0000000112031412、验证74HC194的功能，观察左移、右移功能。按图8－3接线，、S1、S0、SL、SR、D0、74HC194D1、D2、D3分别接至逻辑开关的输出插口；Q0、74HC194Q1、Q2、Q3接至逻辑电平显示输入插口。CP端接单次脉冲源。按表8－1所规定的输入状态，逐项进行测试。图8－374LS194逻辑功能测试3、用74HC194组成七位串行输入转换为并行输出电路。按图8－4接线，进行右移串入、并出实验，串入数码自定；改接线路用左移方式实现并行输出。图8－4串并转换电路转换前，端加低电平，使1、2两片寄存器的内容清0，此时S1S0＝11，寄存器执行并行输入工作方式。当第一个CP脉冲到来后，寄存器的输出状态Q0～Q7为01111111，与此同时S1S0变为01，转换电路变为执行串入右移工作方式，串行输入数据由1片的SR端加入。随着CP脉冲的依次加入，输出状态的变化可列在表8-3中。表8－3CPQ0Q1Q2Q3Q4Q5Q6Q7说明000000000清零101111111送数2dO0111111右移操作七次3d1d00111114d2d1d0011115d3d2d1d001116d4d3d2d1d00117d5d4d3d2d1d0018d6d5d4d3d2d1d00901111111送数由表8－3可见，右移操作七次之后，Q7变为0，S1S0又变为11，说明串行输入结束。这时，串行输入的数码已经转换成了并行输出了。当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。五、实验注意事项1、注意集成块功能端有效的状态。2、使用移位寄存器的时候注意左移和右移的方向。六、实验报告要求按要求完成上述内容，并总结时序电路特点。实验九555定时器的应用设计 一、实验目的1、熟悉555定时器的工作原理。2、熟悉555定时器的典型应用。3、了解定时元件对输出信号周期及脉冲宽度的影响。 二、实验设备及器件 1、555定时器、电阻、电容2、双踪示波器3、万用表4、连续脉冲源5、音频信号源6、数字频率计三、实验原理 集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极型和CMOS型两大类，二者的结构与工作原理类似。几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是7555或7556，二者的逻辑功能和引脚排列完全相同，易于互换。555输出的最大电流可达200mA，CMOS型的电源电压为+3～+18V。1、555电路的工作原理555电路的内部电路方框图如图9－1所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关管T，比较器的参考电压由三只5KΩ的电阻器构成的分压器提供。它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端的参考电平为和。A1与A2的输出端控制RS触发器状态和放电管开关状态。当输入信号自6脚，即高电平触发输入并超过参考电平时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电开关管截止。(a)(b)图9－1555定时器内部框图及引脚排列 ：复位端（4脚），当＝0，555输出低电平。平时端开路或接VCC。VC：控制电压端（5脚），平时输出作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01μf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T：放电管，当T导通时，将给接于脚7的电容器提供低阻放电通路。555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。2、555定时器的典型应用（1）构成单稳态触发器（2）构成多谐振荡器（3）构成施密特触发器 四、实验内容1、按图9－2接线，用双踪示波器观测vc与vo的波形，测定频率。图9－2多谐振荡器 2、模拟声响电路按图9－3接线，组成两个多谐振荡器，调节定时元件，使Ⅰ输出较低频率，Ⅱ输出较高频率，连好线，接通电源，试听音响效果。调换外接阻容元件，再试听音响效果。图9－3模拟声响电路五、实验报告要求1、按实验内容各步要求整理实验数据。2、若将图9-2改成的占空比可调的多谐振荡器，应如何设计？实验十模数转换器测试一、实验目的1、熟悉A/D转换器的工作原理。2、熟悉A/D转换器集成芯片DAC0809的性能，学习其使用方法。二、实验设备及器件1、数字实验板1块2、集成电路DAC08091片3、电位器10kΩ、1kΩ各一只三、实验原理在数字电子技术的很多应用场合往往需要把模拟量转换为数字量，称为模/数转换器（AD转换器，简称ADC），完成这种转换的线路有多种，特别是单片大规模集成转换器问世，为实现上述的转换提供了极大的方便。使用者可借助于手册提供的器件性能指标及典型应用电路，即可正确使用这些器件。本实验将采用大规模集成电路ADC0809实现A转换。1、转换器ADC0809ADC0809是采用CMOS工艺制成的单片8位8通道逐次渐近型模数转换器，其逻辑框图及引脚排列如图10－1所示。器件的核心部分是8位转换器，它由比较器、逐次渐近寄存器、转换器及控制和定时5部分组成。图10－1ADC0809转换器逻辑框图及引脚排列2、ADC0809的引脚功能说明如下：IN0－IN7：8路模拟信号输入端A2、A1、A0：地址输入端ALE：地址锁存允许输入信号，在此脚施加正脉冲，上升沿有效，此时锁存地址码，从而选通相应的模拟信号通道，以便进行转换。START：启动信号输入端，应在此脚施加正脉冲，当上升沿到达时，内部逐次逼近寄存器复位，在下降沿到达后，开始转换过程。EOC：转换结束输出信号（转换结束标志），高电平有效。OE：输入允许信号，高电平有效。CLOCK(CP)：时钟信号输入端，外接时钟频率一般为640KHz。Vcc：＋5V单电源供电VREF(+)、VREF(-)：基准电压的正极、负极。一般VREF(+)接+5V电源，VREF(-)接地。D7－D0：数字信号输出端（1）模拟量输入通道选择8路模拟开关由A2、A1、A0三地址输入端选通8路模拟信号中的任何一路进行AD转换，地址译码与模拟输入通道的选通关系如表10－1所示。表10－1被选模拟通道IN0IN1IN2IN3IN4IN5IN6IN7地址A200001111A100110011A001010101（2）A/D转换过程在启动端（START）加启动脉冲（正脉冲），A/D转换即开始。如将启动端（START）与转换结束端（EOC）直接相连，转换将是连续的，在用这种转换方式时，开始应在外部加启动脉冲。四、实验内容1、实验板上搭接电路按图10-2所示电路接线，其中输出端D7～D0分别接发光二极管LED，CLOCK接连续脉冲（频率大于1kHz）。图10－2A/D转换器实验线路2、记录实验结果（1）八路输入模拟信号1V～4.5V，由+5V电源经电阻R分压组成；变换结果D0～D7接逻辑电平显示器输入插口，CP时钟脉冲由计数脉冲源提供,取f＝6KHz；A0～A2地址端接逻辑电平输出插口。（2）接通电源后，在启动端（START）加一正单次脉冲，下降沿一到即开始A/D转换。（3）按表10－2的要求观察，记录IN0～IN7八路模拟信号的转换结果，并将转换结果换算成十进制数表示的电压值，并与数字电压表实测的各路输入电压值进行比较，分析误差原因。表10－2被选模拟通道输入模拟量地址输出数字量INVi（V）A2A1A0D7D6D5D4D3D2D1D0十进制IN04.5000IN14.0001IN23.5010IN33.0011IN42.5100IN52.0101IN61.5110IN71.0111五、实验注意事项1、各个仪器的正确使用。 2、集成块端口较多，注意各个端口的正确连接。六、实验报告要求整理实验数据并填表并分析实验结果。实验十一数模转换器测试一、实验目的1、熟悉D/A转换器的工作原理。2、熟悉D/A转换器集成芯片AD557的性能，学习其使用方法。二、实验设备及器件1、数字实验板1块2、万用表1块3、集成电路AD557一片三、实验原理数字量转换成模拟量，称为数模转换器（转换器，简称DAC）。完成这种转换的线路有多种，特别是单片大规模集成转换器问世，为实现上述的转换提供了极大的方便。使用者可借助于手册提供的器件性能指标及典型应用电路，即可正确使用这些器件。本实验将采用AD557实现DA转换。1、转换器AD557AD557是一款完整的电压输出8位数模转换器，它将输出放大器、完全微处理器接口以及精密基准电压源集成在单芯片上。无需外部元件或调整，就能以全精度将8位数据总线与模拟系统进行接口。图11－1是AD557的逻辑框图及引脚排列。图11－1AD557D/A转换器逻辑框图和引脚排列器件的核心部分采用倒T型电阻网络的8位转换器，如图11－2所示。它是由倒T型R－2R电阻网络、模拟开关、运算放大器和参考电压VREF四部分组成。图11－2倒T型电阻网络转换电路运放的输出电压为：…)由上式可见，输出电压VO与输入的数字量成正比，这就实现了从数字量到模拟量的转换。一个8位的转换器，它有8个输入端，每个输入端是8位二进制数的一位，有一个模拟输出端，输入可有28＝256个不同的二进制组态，输出为256个电压之一，即输出电压不是整个电压范围内任意值，而只能是256个可能值。AD557特性如下：完整8位DAC电压输出：0V至2.56V内部精密带隙基准电压源单电源供电：5V(±10%)完全微处理器接口快速建立时间：1xxs内电压达到±1/2LSB精度低功耗：75mW无需用户调整在工作温度范围内保证单调性规定了Tmin至Tmax的所有误差小型16引脚DIP或20引脚PLCC封装低成本2、AD557的引脚功能说明如下：BIT8至BIT1：数字信号输入端,控制信号输入端Vcc：电源电压（＋5～＋15）VGND:地线Vout：转换电压输出eq\x\(CE)eq\x\()四、实验内容1、实验台上搭接电路(1)按图11－3接线，电路接成直通方式，即,接地；VCC接+5V电源；BIT1～BIT8接逻辑开关的输出插口，输出端Vout接直流数字电压表。(2)按表11－1所列的输入数字信号，用数字电压表测量运放的输出电压Vout，并将测量结果填入表中，并与理论值进行比较。图11-3D/A转换器实验线路2、记录实验结果于表11-1。表11-1五、实验注意事项1、各个仪器的正确使用。 2、集成块端口较多，注意各个端口的正确连接。六、实验报告要求按要求完成实验内容，并比较AD557与ADC0832的性能特点。实验十二点阵显示一、实验目的了解发光二极管点阵显示器的工作原理及电路组成。根据其原理设计汉字显示电路。二、设计任务用一块8*8发光二极管点阵显示汉字。显示内容自选，但不少于一个汉字。人眼不易察觉闪烁。至少实现一种自动循环显示方式。三、参考器件555定时器，二进制同步计数器（74HC161）,双四选一数据选择器（74HC153）,3线--8线译码器（74HC138）,或门（74HC32）,四2输入与非门（74HC00）,六反相器（74HC04）,8*8点阵。四、实验原理1、8X8点阵LED工作原理说明8X8点阵LED结构如图12.1所示图12.1从图12.1中可以看出，8X8点阵共需要64个发光二极管组成，且每个发光二极管是放置在行线和列线的交叉点上，当对应的某一列置1电平，某一行置0电平，则相应的二极管就亮；因此要实现一根柱形的亮法，如图12.1所示，对应的一列为一根竖柱，或者对应的一行为一根横柱，因此实现柱的亮的方法如下所述：一根竖柱：对应的列置1，而行则采用扫描的方法来实现。一根横柱：对应的行置0，而列则采用扫描的方法来实现。2、设计提示：用数据选择器对汉字进行编码，行选线和列选线产生电路分别对显示屏的行和列提供选通线；通过对数据选择器数据输入端D0D7的信号的控制来实现汉字的循环；计数器为数据选择器与译码器提供地址输入，计数脉冲可由555构成的多谐振荡器提供。电路的工作原理：时钟脉冲输入时，计数器进行计数，由分频器控制的数据选择器数据输入端D0D7的信号循环变化以驱动列选线产生不同信号输出，计数同时又为行选线提供地址线，随着计数器的变化，点阵逐行扫描，显示屏上显示出字符。列选线是由分频器的高位输出作为数据选择器的高位地址端，通过降维将其转化为数据选择器的数据输入端D0D7的信号。由计数器的输出低三位作为数据选择器的地址控制信号，选择输出D0D7,以实现数字循环显示。电路总体框图：电路总体框图如图12.2图12.2五、实验要求按照设计任务设计电路，然后在仿真软件上进行虚拟实验，正确后在实验板上搭建实验电路，观察显示的汉字是否正确，如果不正确排除故障直至正确为止。最后一步是撰写实验报告，整理文档，对实验进行总结。实验十三数字时钟的设计一、实验目的1、掌握各芯片的逻辑功能及使用方法。2、掌握数字钟的设计方法和和计数器相互级联的方法。3、掌握数字系统的设计和数字系统功能的测试方法。4、掌握数字系统的制作和布线方法。二、设计任务1、数字钟具有显示分、秒的功能；2、有校时功能，可以对分进行校时，使其校正到标准时间；3、计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，报时声音四低一高；并且要求走时准确。三、参考器件74HC90,74HC47,74HC51,74HC30,74HC08,74HC04四、实验原理1、设计总体框图如图13.1图13.12、各部分单元的设计提示与分析：1）时钟源它是数字式时钟的核心，它保证了时钟的走时准确及稳定。2Hz的脉冲信号由CPLD输出的信号经分频得到。2）时间计数单元时间计数单元有分计数和秒计数等几个部分。分计数和秒计数单元为60进制计数器，其输出为8421BCD码。本实验可以采取74HC90，用两块芯片进行级联来产生60进制计数器。秒个位计数单元为10进制计数器，无需进制转换，只需将Ｑ0与ＣＰ1（下降沿有效）相连即可。ＣＰ1（下降没效）与１ＨZ秒输入信号相连，Ｑ3可作为向上的进位信号与秒十位计数单元的ＣＰ1相连。秒十位计数单元为６进制计数器，需要进制转换。其中Ｑ2可作为向上的进位信号与分个位的计数单元的ＣＰ0相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的Ｑ3作为向上的进位信号应与分十位计数单元的ＣＰ0相连，如果有时计数单元的话，分十位计数单元的Ｑ2作为向上的进位信号应与时个位计数单元的ＣＰ0相连。3）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，可以选用74HC47作为显示译码电路，可以选用八段共阳LED数码管作为显示单元电路。4）校时电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。5）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到59分59秒期间时，报时电路输出控制信号。五、实验要求按照设计任务设计电路，然后在仿真软件上进行虚拟实验，正确后在实验板上搭建实验电路，观察显示是否正确，如果不正确排除故障直至正确为止。最后一步是撰写实验报告，整理文档，对实验进行总结。附录电路板介绍1，主实验板功能部件分布图：2，CPLD信号源板的功能部件分布图：JTAGCPLD管脚输出JTAGCPLD管脚输出板子的对准点板子的对准点USB 电源USB 电源3，信号源板的输出信号介绍： 8脚与晶振的输出相连，7脚输出6KHz，6脚输出0.5Hz，17脚输出1Hz16脚输出2Hz15脚输出4Hz数字电路实验基础知识一.实验的基本过程实验的基本过程，应包括确定实验内容，选定最佳的实验方法和实验线路，拟出较好的实验步骤，合理选择仪器设备和元器件，进行连接安装和调试，最后写出完整的实验报告。在进行数字电路实验时，充分掌握和正确利用集成元件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习，实验记录和实验报告等环节。实验预习认真预习是做好实验的关键，预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果，预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1．绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。2．拟定实验方法和步骤。3．拟好记录实验数据的表格和波形座标。4．列出元器件单。实验记录实验记录是实验过程中获得的第一手资料，测试过程中所测试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复测试，找出原因。实验记录应包括如下内容：1.实验任务、名称及内容。2.实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。3.记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。4.实验中实际使用的仪器型号和编号以及元器件使用情况。5.实验报告实验报告是培养学生科学实验的总结能力和分析思维能力的有效手段，也是一项重要的基本功训练，它能很好地巩固实验成果，加深对基本理论的认识和理解，从而进一步扩大知识面。实验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。报告内容应包括实验目的、实验内容和结果、实验使用仪器和元器件以及分析讨论等，其中实验内容和结果是报告的主要部分，它应包括实际完成的全部实验，并且要按实验任务逐个书写，每个实验任务应有如下内容：1)实验课题的方框图、逻辑图（或测试电路）、状态图，真值表以及文字说明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。2)实验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应利用三角板、曲线板等工具描绘，力求画得准确，不得随手示意画出。3)实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重要的实验现象，结论加以讨论，以使进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。二.实验中操作规范和常见故障检查方法实验中操作的正确与否对实验结果影响甚大。因些，实验者需要注意按以下规程进行。1.搭接实验电路前，应对仪器设备进行必要的检查校准，对所用集成电路进行功能测试。2.搭接电路时，应遵循正确的布线原则和操作步骤（即要按照先接线后通电，做完后，先断电再拆线的步骤）。3.掌握科学的调试方法，有效地分析并检查故障，以确保电路工作稳定可靠。4.仔细观察实验现象，完整准确地记录实验数据并与理论值进行比较分析。5.实验完毕，经指导教师同意后，可关断电源拆除连线，整理好放在实验箱内，并将实验台清理干净、摆放整洁。(一)布线原则：应便于检查，排除故障和更换器件。在数字电路实验中，有错误布线引起的故障，常占很大比例。布线错误不仅会引起电路故障，严重时甚至会损坏器件，因此，注意布线的合理性和科学性是十分必要的，正确的布线原则大致有以下几点：1.接插集成电路时，先校准两排引脚，使之与实验底板上的插孔对应，轻轻用力将电路插上，然后在确定引脚与插孔完全吻合后，再稍用力将其插紧，以免集成电路的引脚弯曲，折断或者接触不良。2.不允许将集成电路方向插反，一般IC的方向是缺口（或标记）朝左，引脚序号从左下方的第一个引脚开始，按逆时钟方向依次递增至左上方的第一个引脚。3.导线应粗细适当，一般选取直径为0.6～0.8mm的单股导线，最好采用各种色线以区别不同用途，如电源线用红色，地区用黑色笔。4.布线应有秩序地进行，随意乱接容易造成漏接错接，较好的方法是接好固定电平点，如电源线、地线、门电路闲置输入端、触发器异步置位复位端等，其次，在按信号源的顺序从输入到输出依次布线。5.连线应避免过长，避免从集成元件上方跨接，避免过多的重叠交错，以利于布线、更换元器件以及故障检查和排除。6.当实验电路的规模较大时，应注意集成元器件的合理布局，以便得到最佳布线，布线时，顺便对单个集成元件进行功能测试。这是一种良好的习惯，实际上这样做不会增加布线工作量。7.应当指出，布线和调试工作是不能截然分开的，往往需要交替进行，对大型实验元器件很多的，可将总电路按其功能划分为若干相对独立的部分，逐个布线、调试（分调），然后将各部分连接起来（联调）。(二)故障检查实验中，如果电路不能完成预定的逻辑功能时，就称电路有故障，产生故障的原因大致可以归纳以下四个方面：1.操作不当（如布线错误等）2.设计不当（如电路出现险象等）3.元器件使用不当或功能不正常4.仪器（主要指数字电路实验箱）和集成元件本身出现故障。因此，上述四点应作为检查故障的主要线索，以下介绍几种常见的故障检查方法：1)查线法：由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。应着重注意：有无漏线、错线，导线与插孔接触是否可靠，集成电路是否插牢、集成电路是否插反等。2)观察法：用万用表直接测量各集成块的Vcc端是否加上电源电压；输入信号，时钟脉冲等是否加到实验电路上，观察输出端有无反应。重复测试观察故障现象，然后对某一故障状态，用万用表测试各输入/输出端的直流电平，从而判断出是否是插座板、集成块引脚连接线等原因造成的故障。3)信号注入法在电路的每一级输入端加上特定信号，观察该级输出响应，从而确定该级是否有故障，必要时可以切断周围连线，避免相互影响。4)信号寻迹法在电路的输入端加上特定信号，按照信号流向逐线检查是否有响应和是否正确，必要时可多次输入不同信号。5)替换法对于多输入端器件，如有多余端则可调换另一输入端试用。必要时可更换器件，以检查器件功能不正常所引起的故障。6)动态逐线跟踪检查法对于时序电路，可输入时钟信号按信号流向依次检查各级波形，直到找出故障点为止。7)断开反馈线检查法对于含有反馈线的闭合电路，应该设法断开反馈线进行检查，或进行状态预置后再进行检查。以上检查故障的方法，是指在仪器工作正常的前提下进行的，如果实验时电路功能测不出来，则应首先检查供电情况，若电源电压已加上，便可把有关输出端直接接到0—1显示器上检查，若逻辑开关无输出，或单次CP无输出，则是开关接触不好或是内部电路坏了，一般就是集成器件坏了。需要强调指出，实验经验对于故障检查是大有帮助的，但只要充分预习，掌握基本理论和实验原理，就不难用逻辑思维的方法较好地判断和排除故障。三、数字集成电路概述、特点及使用须知(一)概述：当今，数字电子电路几乎已完全集成化了。因此，充分掌握和正确使用数字集成电路，用以构成数字逻辑系统，就成为数字电子技术的核心内容之一。集成电路按集成度可分为小规模、中规模、大规模和超大规模等。小规模集成电路（SSI）是在一块硅片上制成约1～10个门，通常为逻辑单元电路，如逻辑门、触发器等。中规模集成电路（MSI）的集成度约为10～100门/片，通常是逻辑功能电路，如译码器、数据选择器、计数器、寄存器等。大规模集成电路（LSI）的集成度约为100门/片以上，超大规模（VLSI）约为1000门/片以上，通常是一个小的数字逻辑系统。现已制成规模更大的极大规模集成电路。数字集成电路还可分为双极型电路和单极型电路两种。双极型电路中有代表性的是TTL电路；单极型电路中有代表性的是CMOS电路。国产TTL集成电路的标准系列为CT54/74系列或CT0000系列，其功能和外引线排列与国际54/74系列相同。国产CMOS集成电路主要为CC（CH）4000系列，其功能和外引线排列与国际CD4000系列相对应。高速CMOS系列中，74HC和74HCT系列与TTL74系列相对应，74HC4000系列与CC4000系列相对应。部分数字集成电路的逻辑表达式、外引线排列图列于附录中。逻辑表达式或功能表描述了集成电路的功能以及输出与输入之间的逻辑关系。为了正确使用集成电路，应该对它们进行认真研究，深入理解，充分掌握。还应对使能端的功能和连接方法给以充分的注意。必须正确了解集成电路参数的意义和数值，并按规定使用。特别是必须严格遵守极限参数的限定，因为即使瞬间超出，也会使器件遭受损坏。下面具体说明集成电路的特点和使用须知。(二)TTL器件的特点：1．输入端一般有钳位二极管，减少了反射干扰的影响；2．输出电阻低，增强了带容性负载的能力；3．有较大的噪声容限；4．采用+5V的电源供电。为了正常发挥器件的功能，应使器件在推荐的条件下工作，对CT0000系列（74LS系列）器件，主要有：（1）电源电压应4.75～5.25V的范围内。（2）环境温度在00C～700C之间。（3）高电平输入电压VIH>2V，低电平输入电压VSL<0.8V。（4）输出电流应小于最大推荐值（查手册）。（5）工作频率不能高，一般的门和触发器的最高工作频率约30MHZ左右。TTL器件使用须知：1．电源电压应严格保持在5V±10%的范围内，过高易损坏器件，过低则不能正常工作，实验中一般采用稳定性好、内阻小的直流稳压电源。使用时，应特别注意电源与地线不能错接，否则会因过大电流而造成器件损坏。2．多余输入端最好不要悬空，虽然悬空相当于