FPGA系统设计与开发学习通超星期末考试答案章节答案2024年

FPGA系统设计与开发学习通超星期末考试章节答案2024年modulefdiv2(CLK,PM,D);inputCLK;input[3:0]D;____PM;regFULL;reg____Q1;wireRST;always@(posedgeCLKor____RST)if(RST)beginQ1<=0;FULL<=1;endelsebeginQ1<=Q1+1;FULL<=0;endassign____=(Q1==D);assignPM=FULL;endmodule空格处应该填入(序号):____、____、____、____。1、RST2、posedge3、[3:0]4、output

答案:4;3;2;1一个基本的VerilogHDL程序由

构成。

答案:模块VerilogHDL中的常量主要有几种类型：

、

和

。

答案:整数;实数;字符串VerilogHDL有四种逻辑值状态：

、

、

和

。

答案:0;1;x;zVerilogHDL于

年推出，是

的基础上演化而来的。

答案:1983;C语言VerilogHDL的模块端口有三种类型，分别是

、

和

。

答案:输入端口；输入；in;输出端口；输出；out;输入输出；双向；inout一个完整的VerilogHDL设计模块包括：

、

、

和

。

答案:模块声明;端口定义;信号类型声明;逻辑功能描述CPLD的中文全称是什么?____。

答案:复杂可编程逻辑器件FPGA的中文全称是什么?____。

答案:现场可编程门阵列FPGA

答案:现场可编程门阵列在FPGA设计流程中,下列哪些是常用EDA工具:

答案:设计输入器;仿真器;适配器;下载器(软件端)下面那些是Verilog的关键字

答案:module;inputVerilog有哪些基本的逻辑状态

答案:0;1;x;zIP是EDA技术中不可或缺的一部分,下列哪些是常见处理器IP

答案:MIPS;ARMCortex-M33;RISC-VRV32I;NiosIIVHDL的数据对象包括

答案:变量;常量;信号;文件JTAG接口有哪些功能:

答案:软硬件测试;编程下载;在线逻辑分析下面属于层次化设计方法的是

答案:模块调用下列语句哪些是不可被综合的？

答案:initialmoduleSHIF4(DIN,CLK,RST,DOUT);inputCLK,DIN,RST;outputDOUT;reg[3:0]SHFT;always@(posedgeCLKorposedgeRST)if(RST)SHFT<=4'B0;elsebeginSHFT<=(SHFT>>1);SHFT[3]<=DIN;endassignDOUT=SHFT[0];endmodule该程序实现的功能是

答案:异步清零2、下列哪一个表述是正确:

答案:always@(posedgeCLKornegedgeRST)3、moduleCNT4(CLK,Q);output[3:0]Q;inputCLK;reg[3:0]Q;always@(posedge____)Q<=Q+1;endmodule

答案:CLK1、含清0控制的锁存器moduleLATCH2(CLK,D,Q,RST);outputQ;inputCLK,D,RST;assignQ=(!RST)?____:(CLK?D:Q);endmodule空格处应该填入:

答案:0含清0控制的锁存器moduleLATCH3(CLK,D,Q,RST);outputQ;inputCLK,D,RST;____Q;always@(DorCLKorRST)if(!RST)Q<=0;elseif(CLK)Q<=D;endmodule空格处应该填入:

答案:reg时钟上升沿敏感的关键词是:

答案:posedgemoduleCNT4(CLK,Q);output[3:0]Q;inputCLK;reg____Q1;always@(posedgeCLK)Q1=Q1+1;assignQ=Q1;endmodule空格处应该填入

答案:[3:0]Y<=a;是:

答案:,非阻塞式赋值下面整数书写正确的是？

答案:4'b110x任一可综合的最基本的模块都必须以什么关键词为开头:

答案:moduleoutputsigned[7:0]y;inputsigned[7:0]a;assigny=(a>>>2);若a=10101011,则输出y等于:

答案:11101010下列哪一个是正确的:

答案:(3’bx10===4’b0x10)=0A=4’b1011,B=4’b1000,则下列正确的是:

答案:(A>B)=1下列属于合法标识符的是？

答案:count下面哪一个不是标识符:

答案:关键词以下关于CPLD的描述正确的是:

答案:可编程逻辑器件以下哪个可编程器件是基于与阵列可编程或阵列不可编程的原理:

答案:PAL下列对FPGA结构与工作原理的描述错误的是:

答案:FPGA全称为复杂可编程逻辑门器件。下列关于FPGA可编程原理的说法,那个是正确的____。

答案:基于LUT结构IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为

答案:软IPVerilogRTL代码经过综合后生成:

答案:门级网表用逻辑门描述一个全加器,是属于那个设计层次:

答案:门级IEEE标准硬件描述语言是

答案:VHDL和VerilogHDL下列哪些是可以借助计算机上的EDA软件来完成的:

答案:综合EDA的全称是

答案:ElectronicDesignAutomation下列设计流程次序说明中,那些是正确的:

答案:硬件测试在下载后面modulecnt32(inputclk,outputreg[31:0]q);always@(posedgeclk)q=q+1'b1;endmodule上述HDL程序是用什么语言写的?

答案:VerilogEDA发展历程,下列中那个次序是对的?

答案:电子CAD→电子CAE→EDA常见的HDL语言有:

答案:VerilogPLD按照可编程的次数分为两类:一次性编程器件和可多次编程器件。

答案:对下面哪些器件属于复杂PLD:

答案:FPGA;CPLD从结构上看,PLD器件能够分为以下几类结构:

答案:基于乘积项逻辑可编程;基于查找表结构PLD的中文全称是____。

答案:可编程逻辑器件不完整的IF语句,其综合结果可实现:

答案:时序逻辑电路case语句的所有表达式的值的位宽可以不相等。

答案:错每一个case分项的分支表达式的值必须互不相同,否则就会出现矛盾现象。

答案:对case语句中default项可有可无,但一个case语句里只准有一个default项。

答案:对forever循环语句常用于产生周期性的波形,用来作为仿真测试信号。

答案:对下列哪些是Verilog中的循环语句关键词:

答案:repeat;while;forVerilog语言内部已经使用的词称为关键字或保留字，这些保留字用户不能作为变量或节点名字使用。

答案:对标识符是不区分大小写的。

答案:错字符串可以分成多行书写

答案:错空白符包括

答案:空格;tab;换行;换页下列哪些变量应该被定义为wire类型

答案:被实例化语句赋值的变量;被assign语句赋值的变量下面哪些变量应该定义为reg类型？

答案:在always块中被赋值的变量;在initial中被赋值的变量Verilog中的变量分为

答案:tri;variable型;wireVerilog中的常量主要有哪些类型

答案:整数;实数;字符串什么是OLMC?____。

答案:输出逻辑宏单元目前大多数CPLD采用了Flash工艺。

答案:对JTAG是IEEE定义的边界扫描测试规范。

答案:对基于SRAM的FPGA具有掉电易失性,对该类器件的编程一般称为配置。

答案:对简单PLD器件都是基于与或阵列。

答案:对在JTAG边界扫描测试,以下关于边界扫描I/O引脚功能的描述正确的是:

答案:TD0测试数据输出;TCK测试时钟输入;TDI测试数据输入以下可编程器件原理基于与或阵列的有:

答案:PROM;GAL;PLA以下关于FPGA的描述正确的是:

答案:掉电程序会丢失;需要使用配置芯片;可编程逻辑器件;基于查找表MAX3000A主要包括了哪几个主要部分?

答案:I/O控制块;扩展乘积项;逻辑阵列块;宏单元FPGA配置方式包括:

答案:PS;JTAG整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述,依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合,最终获得门级电路甚至更底层的电路描述网表文件。

答案:对硬IP是HDL源码形式提供的,很容易进行设计修改。

答案:错EDA的中文含义是电子设计自动化

答案:对HDL语言已经成熟,近十年来,没有出现新的HDL语言

答案:错HDL是HardwareDescriptionLanguage的缩写

答案:对在EDA技术术语中,IP是InternetProtocol(网际互连协议)的缩写

答案:错EDA工具不是一种软件,而是一个机械工具

答案:错Verilog程序编写设计流程中的第一步:HDL文本输入

答案:对Verilog可以描述门级网表

答案:对ModelSim是哪种EDA工具:

答案:仿真器Verilo