《数字逻辑简明教程》课件第7章

第七章数/模与模/数转换7.1DAC7.2ADC图7－1

A/D、D/A转换器在数字系统中的应用

7.1

DAC

7.1.1DAC的基本概念

1.转换特性

DAC电路输入的是n位二进制数字信息B(Bn-1、Bn-2、…、B1、B0)，其最低位(LSB)的B0和最高位(MSB)的Bn-1Ｒ的权分别为20和2n-1，故B按权展开后为B=Bn-12n-1+Bn-22n-2+…+B121+B020

DAC电路输出的是与输入数字量成正比例的电压uO

或电流iO，即式中,K为转换比例常数。图7－2所示为DAC框图。当n=3时，DAC转换电路的输出与输入转换特性如图7－3所示，输出为阶梯波。图7－2

DAC框图图7－3转换特性

2.分辨率

DAC的分辨率，即为电路所能分辨的最小输出电压增量ULSB与满刻度输出电压UMSB(Um)之比。而最小输出电压增量，就是输入数字量中最低位(LSB)B0状态变化引起对应输出电压变化的幅值ULSB。由DAC转换特性可知，当Um一定时，输入数字量的位数n越多，ULSB越小，分辨率为即说明n越大，DAC的分辨能力越高(分辨率越小)。例如,当n=10时，DAC的分辨率;当n=11时，DAC的分辨率。‰

如已知DAC的分辨率及满刻度输出电压Um,则可得出输入最低位(LSB)B0所对应的输出电压增量ULSB。例如，当Um=10V,n=10时，DAC的ULSB=10×1‰=10mV；当n=11时，ULSB=10×0.5‰=5mV。

实际中有时也常常用位数来表示分辨率。

3.精度

精度是实际输出值与理论计算值之差。这种差值是由转换过程中的各种误差引起的，主要指静态误差，它包括以下几种误差类型。

(1)非线性误差：它是由电子开关导通的电压降和电阻网络电阻值偏差产生的，常用满刻度的百分数表示。

(2)比例系数误差：它是参考电压UR偏离标准值引起的误差，也用满刻度的百分数表示。

(3)漂移误差：它是由集成运放漂移产生的误差。增益的改变也会引起增益误差。

4.转换时间

转换时间也称输出建立时间。它是从输入数字信号时开始，到输出电压或电流达到稳态值时所需要的时间。

此外，还有输入低电平、电源电压范围、基准电压范围、温度系数等参数。7.1.2

DAC的电路形式及工作原理

1.权电阻DAC

图7－4是权电阻DAC电路，它由基准电压、电子模拟开关、权电阻网络及求和放大器组成。图7－4权电阻DAC电路开关的位置由输入数字信号控制，输入信号为“1”，则该位开关位置接UR，反之接地。选择权电阻网络中的电阻的阻值时，应该使流过该电阻的电流Ii与该位的权值成正比例。这样,由MSB位到LSB位每一位的电阻值是相邻高位的2倍，使各支路电流Ii逐位递减1/2。例如，输入二进制代码最高位为Bn-1，其位权为2n-1，驱动开关Sn-1连接的权电阻值R

n-1=2n-1-(n-1)R=20R；最低位为B0，其位权为20，驱动开关S0连接的权电阻值为R0=2n-1-(0)R=2n-1R；对于任意位Bi，其位权为2i，驱动开关Si连接的权电阻值为Ri=2n-1-(i)R，即二进制代码的位权越大，对应的权电阻越小。集成运算放大器作为求和权电阻网络的缓冲器，使输出模拟信号不受负载变化的影响，将电流转换成电压输出，且可通过改变反馈电阻Rf的大小来调节转换系数。

输出模拟电压uO与输入数字量Bi的定量关系分析如下：

当输入二进制数码中某一位Bi=1时，开关Si接至基准电压UR，这时在相应的电阻Ri支路上产生电流当Bi=0时，开关Si接地，电流ii=0,因此电流表达式应为根据叠加原理，总的输出电流为通过集成运算放大器，输出电压为将代入上式,则得由该式可见，输出模拟电压的大小与输入二进制数码成正比，实现了数字量到模拟量的转换。例如，UR=8V,输入八位二进制数码为11001011，则输出电压为权电阻DAC电路简单、直观，便于理解DAC的原理，但电阻网络中电阻种类太多且范围宽，这给保证转换精度带来了困难，同时集成也十分困难。因此目前单片集成DAC中，采用较为广泛的是R－2R倒T型电阻网络DAC电路。图7－5

R－2R倒T型网络DAC电路

2.倒T型网络DAC

R－2R倒T型网络DAC电路如图7－5所示。图中S0~Sn-1为模拟开关，R－2R电阻网络呈倒T型，运算放大器组成求和电路。模拟开关Si由输入数码Bi控制。当Bi=1时，Si接运算放大器反相输入端，电流Ii流入求和电路；当Bi=0时，Si将电阻2R接地。根据运算放大器线性运用时的虚接地概念可知，无论模拟开关Si

处于何种位置，与Si相连的2R电阻均将接地。这样流过2R电阻上的电流不随开关位置变化而变化，为确定值。分析R－2R电阻网络可以发现，从每个节点向左看的二端网络等效电阻均为2R，流过2R支路的电流从高位到低位按2的整数倍递减。设由基准电压源提供的总电流为I(I=UR/R)，则流过各节点的电流从高位至低位依次为运算放大器的输出电压为若Rf=R,并将I=UR/R代入上式，则有可见，输出模拟电压正比于数字量的输入。倒T型电阻网络的特点是电阻种类少，只有R和2R两种。因此，它可以提高制作精度，而且在动态转换过程中对输出不易产生尖峰脉冲干扰，有效地减小了动态误差，提高了转换速度。倒T型电阻网络D/A转换器是目前转换速度较高且使用较多的一种。

由于模拟开关的存在，当流过各支路的电流稍有变化，或由于模拟开关电压降的差别，就会产生转换误差。为进一步提高D/A转换精度，可采用权电流型DAC，其原理图如图7－6所示(以四位为例)。电路中，用一组恒流源代替R－2R倒T型网络。这组恒流源从高位到低位电流的大小依次为I/2、I/4、I/8、I/16。图7－6权电流DAC原理图当图7－6中的Bi=1时，开关接运算放大器的反相输入端，相应权电流流入求和电路；当Bi=0时，开关接地。故扩大至n位，则采用恒流源电路后，各支路权电流的大小均不受模拟开关导通电阻和压降的影响，这就降低了对模拟开关电路的要求，提高了转换精度。7.1.3集成DAC

目前集成DAC很多。采用R－2R倒T型网络的DAC有DAC0832(八位)、AD7520(十位)、DAC1210(十二位)等。采用权电流的DAC有AD1408、DAC0806、DAC0808。下面只介绍AD7520。

AD7520的内部结构图类似于图7－4，只是它是由10个节点的倒置R－2R倒T型网络等组成，并将运算放大器上的反馈电阻Rf也集成在一起，目的是使Rf与倒T型网络电阻的性能及所处环境保持一致，以提高器件的转换精度。它内部不含运算放大器，使用时需外加。图7－7为AD7520的引脚图。其中:

D0~D9为10个数码控制位，控制着内部CMOS的电流开关。

IO1和IO2为电流输出端。

Rf端为反馈电阻Rf的一个引出端，另一个引出端和IO1端连接在一起。

UREF端为基准电压输入端。

+UDD端接电源的正端。

GND端为接地端。图7－7

AD7520引脚图7.2

ADC7.2.1

ADC的组成

1.ADC的两个组成部分及其作用将模拟量转换为数字量一般需经过采样保持和量化编码两部分电路，如图7－8所示。图7－8ADC的组成部分

(1)采样保持电路。采样保持电路是由受控的理想模拟开关与存储电容C组成的。模拟开关由周期性的采样脉冲CPs进行逻辑控制，将模拟量uI(t)转换成时间上离散

的模拟量uI′(t)，然后将采样值暂时存储在电容C上，即将uI(t)转换成阶梯状的样值展宽信号uI′(t)，并将采样值保持到下一个采样脉冲到来之前。在这段保持时间里，采样值通过模数转换电路数字化。

图7－9为采样保持电路中输入模拟电压采样保持前后的波形举例。采样开关S的控制信号CPs的频率fs必须满足公式fs≥2fimax(fimax为输入电压频谱中的最高频率)，即其周期Ts很小，而且采样时间τ比Ts更要小许多，这样就能将采样保持后的uI′(t)不失真地恢复成输入电压uI(t)。该公式称为采样定理。

最简单的采样保持电路如图7－10所示。场效应管V为采样门，高质量的电容C为保持电路，集成运算放大器A为跟随器，起缓冲隔离负载的作用。假定C的充电时间常数远小于τ，而且不考虑电容漏电，A的输入阻抗及V的截止阻抗则成为一个理想的采样保持电路。图7－9采样保持前后的波形举例图7－10采样保持电路原理图

(2)量化编码电路。采样保持电路的输出信号uI′(t)虽已成为阶梯状，但其阶梯幅值仍是连续可变的，有无限多个数值，无法与n位有限的2n个数字量输出X相对应。因此，必须将采样后的值只限于在某些规定个数的离散的电平上，凡介于两个离散电平之间的采样值，就要用某种方式整理归并到这两个离散电平之一上。这种将幅值取整归并的方式及过程称为“量化”。

将量化后的有限个整量值用n位一组的某种数字代码(如二进制码、BCD码或Gray码等)对应描述以形成数字量，这种用数字代码表示量化幅值的过程称作“编码”。无论何种ADC电路都不可缺少量化编码电路，它们是最核心的组成部分，其电路形式多样，是本节讨论的重点。

2.量化方式和量化误差

对采样保持值进行量化，一般有如下两种方式。

(1)只舍不入法。当输入uI在某两个相邻的量化值之间，即(k-1)·s≤uI＜k·s

式中s为量化的最小数量单位，称作“量化间隔”;k为整数。这时采取只舍不入的方法，将uI不足一个s的尾数舍去,取其原整数，即取uI的量化值为u*I=(k-1)·s。如s=1V,uI=2.8V时，u*I=2V。

(2)四舍五入法。当uI的尾数不足时，用舍尾取整法得其量化值；当uI的尾数等于或大于时，则入整。例如，已知s=1V,则uI=2.1V时，u*I=2V;uI=2.7V时，u*I=3V。

不论采用何种量化方式，量化过程中必然使被测输入信号与量化值之间有误差，这二值之差称作“量化误差”，即ε=uI-u*I。不同的量化方式其可能出现的最大量化误差εmax不同。用只舍不入法量化时,εmax=1·s，而且ε≥0；用四舍五入法量化时，，而且ε可以大于0，也可以小于等于0。因此，第二种量化方法较好。

由于量化方法不同，最后的编码也可能有差异。图7－11表示两种不同的量化方法，其中图(a)表示只舍不入的量化方法，图(b)表示四舍五入的量化方法。图7－11两种量化方法的比较7.2.2

ADC电路

模数转换电路的形式很多，通常可以合并为两大类。

(1)间接法：将采样保持的模拟信号首先转换成与模拟量成正比的时间T或频率F，然后再将中间量T或F转换成数字量。由于通常采用频率恒定的时钟脉冲通过计数器来转换，因此也称计数式。这种转换的特点是，工作速度低，转换精度可以作得较高，干扰抑制能力较强。该方法一般在测试仪表中运用得较多。

(2)直接法：通过一套基准电压与采样保持信号进行比较，从而直接转换数字量。这种转换方法的特点是，工作速度较快，转换精度容易保证。由于此类电路一般均采用数字电路构成，故调整方便。

1.双积分ADC

双积分ADC又称双斜率ADC，是间接法的一种，它先将模拟电压uI转换成与之大小对应的时间T，再在时间间隔T内用计数器对固定频率计数，计数器所计的数字量就正比于

输入模拟电压。

双积分ADC电路如图7－12所示，它由下列几个主要部分组成。图7－12双积分ADC电路原理图

(1)积分器：它由运算放大器A1和RC积分网络组成，这是转换器的核心。它的输入端接开关S，开关S受触发器Fn控制。当Qn=0时，S接输入电压uI，积分器对输入信号电压uI积分；当Qn=1时，S接基准电压-UR,积分器对-UR积分。积分器进行了两次方向相反的积分。积分器输出uA接过零比较器。

(2)过零比较器：当积分器输出uA＞0时，比较器输出UC=0；当uA≤0时，UC=1。比较器输出作为时钟控制门G的控制信号。

(3)时钟控制门G:G门有两个输入端，一个接比较器输出，一个接标准时钟。当过零比较器输出UC=1时，标准时钟通过G门加到计数器；当UC=0时，G门被封锁，计数器停止计数。

(4)计数器和定时电路：它由n+1个触发器构成。F0~Fn-1构成n位二进制计数器。计数器在启动脉冲作用下，全部触发器置0，触发器Fn输出Qn=0，使开关S接uI，积分器对uI积分，uA＜0，经过零比较器,UC＞0,G门开启，n位二进制计数器开始计数。当计数器输入2n个时钟信号后，触发器F0~Fn-1状态由11…11回到全0态，而触发器Fn输出Qn=1,发出定时控制信号，使开关S接至基准电源-UR，积分器反向积分。比较器输出UC仍为1，时钟信号仍通过G门，F0~Fn-1再次从0开始计数，直至积分器输出uA≥0，使过零比较器输出UC=0，G门封锁。此时，计数器所计二进制数即为与输入模拟采样保持信号的平均值成正比的数字量。

下面以uI正极性电压为例，定量说明双积分ADC电路的工作情况,工作波形如图7－13所示。其工作过程可分为两个阶段。图7－13双积分ADC工作波形

(1)采样阶段：在启动脉冲作用下，将全部触发器置0。由于Qn=0，使开关S与输入信号uI连接,A/D转换开始。uI加至积分器的输入端后，积分器对uI进行积分，输出为式中，τ=RC，为积分时间常数。由于uA＜0，过零比较器输出UC=1，G门打开，n位二进制计数器从0开始计数，一直到t=T1=2nTCP

时，触发器F0~Fn-1又全部回到0，而触发器Fn由0翻至1，Qn=1，开关S转接至基准电源-UR，采样阶段结束。此时T2=t-T1=NTCP

式中,TCP为时钟脉冲的周期。(2)比较阶段：开关S转接至基准电源-UR后，积分器对-UR进行积分，积分器出当uA≥0时，过零比较器输出UC=0，G门被封锁，计数器停止计数。假设此时计数器已记录了N个脉冲，则代入上式得求得由此式可见，计数器所计脉冲数N与输入电压uI成正比，N所对应的二进制代码即为数字量的输出，这样就实现了ADC。

这种转换器具有如下优点：①最后的转换结果与积分器时间常数τ无关，从而消除了由于斜坡电压非线性带来的误差，允许积分电容在一个宽范围内变化，而不影响结果；②由于输入信号的积分时间T1=2nTCP较长且是固定值，而 正比于输入信号在T1内的平均值，这样对叠加在输入信号上的干扰信号有很强的抑制能力；③这种转换器不必采用高稳定度的时钟信号源，它只要求时钟源在一个转换周期T1+T2内保持稳定即可。这种转换器广泛应用于要求精度较高而转换速度要求不高的仪器中。

还需指出的是，图7－12只画了双积分ADC的基本环节，它还有其他一些控制电路。

如启动脉冲产生电路；在一次转换结束后，第二次转换之前，积分电容放电，使积分器输出回零电路；输入信号电压极性判别电路等。2.逐次逼近式ADC

逐次逼近式ADC是直接式ADC中最常用的一种。其基本思想是，将大小不同的参考电压与采样保持后的电压uI逐步进行比较，比较结果以相应的二进制代码表示。

图7－14表示了四位逐次逼近型A/D转换器的原理方框图，它由下列各部分组成。图7－14四位逐次逼近型ADC转换器原理框图D/A转换器：它的作用是根据不同的输入数码来产生一组数值不同的参考电压UR′，将其送至电压比较器并与输入模拟信号uI进行比较。D/A转换器通常采用权电阻或R－2R梯形解码网络的结构，输出UR′与输入数码QDQCQBQA之间的关系如表7－1所示。

电压比较器：它的一端输入采样保持电压uI,另一端输入D/A转换器产生的参考电压UR′。当UR′＜uI时，比较器输出F=1；当UR′≥uI时，比较器输出F=0。

时序分配器：它的作用是产生比较用的节拍脉冲。时序分配器通常由环型计数器构成，在CP作用下，产生CP0~CP4的波形输出(如图7－15所示)。图7－15时序分配器输出波形JK触发器：其作用是在节拍脉冲CP0~CP4作用下，记忆前次比较结果，并向D/A转换器提供输入数码，以产生参考电压UR′。

暂存器：由D触发器构成，在节拍脉冲CP4的作用下，记忆最后比较结果，并行输出二进制代码。

下面我们举例说明逐次逼近式ADC的工作过程。

假设：D/A转换器的基准电压UR=8V，采样保持信号电压uI=6.25V。首先，在节拍脉冲CP0作用下，使JK触发器的状态置为QDQCQBQA=1000，则D/A转换器输出参考电压UR′=(8/16)UR(见表7－1)，所以UR′=4V。由于UR′＜uI，比较器输出F=1，G=0,这样，各级触发器的J=1，K=0。表7－1输出与输入数码的关系

接着，节拍脉冲CP1到来，其下跳沿触发JK触发器D，使QD=1，同时CP1使触发器C置1。这样，在CP1作用后，JK触发器的状态为QDQCQBQA=1100。D/A转换器输出参考电压UR′=(12/16)UR=(12/16)×8=6V。由于UR′=＜uI，比较器输出F=1，G=0,这样，各级触发器的J=1,K=0。

CP1作用结束后，CP2节拍脉冲到来，其下跳沿触发JK触发器C，使QC=1。同时CP2使触发器B置1。这样，在CP2作用后，JK触发器的状态为QDQCQBQA=1110。D/A转换器输出参考电压UR′=(14/16)UR=(14/16)×8=7V。由于UR′＞uI，比较器输出F=0，G=1,这样，各级触发器的J=0，K=1。CP2作用结束后，CP3节拍脉冲到来，其下跳沿触发JK触发器B，使QB=0。同时CP3使触发器A置1。这样，在CP3作用下，JK触发器的状态为QDQCQBQA=1101。D/A转换器输出参考电压UR′=(13/16)UR=(13/16)×8=6.5V。由于UR′＞uI，比较器输出F=0，G=1,这样，各级触发器的J=0，K=1。CP3作用结束后，CP4节拍脉冲到来，其下跳沿触发JK触发器A，使QA=0，JK触发器的状态为QDQCQBQA=1100。

CP4节拍脉冲的上升沿触发暂存器各D触发器，将JK触发器状态1100存入到暂存器中。暂存器的输出D3D2D1D0=1100，即为输入模拟电压uI=6.25V的二进制代码。

暂存器输出的是并行二进制代码。同时从上面分析中可见，比较器F端顺序输出的恰好是1100串行输出的二进制代码。

逐次逼近型ADC完成一次转换所需的节拍脉冲数为(n+1)，其中n为二进制代码的位数。所以，完成一次转换所需的时间约为(n+1)TCP，其中TCP为时钟脉冲周期。因此，转换时间随着二进制代码的位数n的增加而增加。这种转换器的速度比间接式的要快得多。目前在高速多位的集成ADC电路中，这种电路应用较多，它的主要特点就在

于电路简单，只用一个比较器，而速度、精度都较高。

3.并行比较型ADC电路

图7－16所示是三位二进制数的并行比较型ADC电路,它由电阻分压器(即量化标尺)、比较器、寄存器和编码器四部分组成。

输入模拟电压的范围uI=0~8V,uIm=8V；输出三位二进制代码(n=3)。采用四舍五入的量化方式，量化间隔。量化标尺是用电阻分压器形成各分度值的，并作为各比较器C1~C7的比较参考电平。因采用四舍五入法量化，第一个比较器的参考电平应取。采样保持后的输入电压uI与这些分度值相比较，当uI大于比较参考电平时，比较器输出1电平，反之输出0电平，从而各比较器输出电平的状态就与输入电压量化后的值相对应。各比较器输出并行送至由D触发器构成的寄存器内，再经过编码电路将比较器的输出转换成三位二进制代码x2x1x0。输入电压与代码的对应关系如表7－2所示。图7－16三位二进制数的并行比较型ADC电路表7－2输入电压与代码的对应关系并行比较型电路的特点是转换速度快。因为转换是并行的，其速度仅被比较器及门电路的传输延迟时间所限制。它是目前各种ADC电路中转换最快的电路，转换时间仅为数十纳秒。然而其缺点是比较器数量过多，对于n位数字量输出,需用(2n-1)个比较器，因此它一般用于n≤4的情况。而位数较多时，工程上常采用并/串型电路，可将多个二至四位并行比较ADC适当串接，通过级联组合可扩展至所需的多位数，极大地节省了电路元器件。该电路可参阅有关资料。7.2.3ADC的主要技术指标

1.分辨率

分辨率指ADC对输入模拟信号的分辨能力。从理论上讲，一个n位二进制数输出ADC应能区分输入模拟电压的2n个不同量级。能区分输入模拟电压的最小值为满量程输入的1/2n。在最大输入电压一定时，输出位数愈多，量化单位愈小，分辨率愈高。例如，ADC输出为八位二进制数，输入信号最大值为5V，其分辨率为

2.转换误差

转换误差通常是以输出误差的最大值形式给出的。它表示ADC实际输出的数字量和理论上的输出数字量之间的差别，常用最低有效位的倍数表示。如给出相对误差小于等于±LSB/2，这就表明实际输出的数字量和理论上应得到的输出数字量之间的误差小于最低位的半个字。

3.转