《微电子学概论》-Chap03

第三章大规模集成电路基础3.1半导体集成电路概述集成电路（IntergratedCircuit，IC）芯片（Chip,Die）：没有封装的单个集成电路。硅片（Wafer）：包含许多芯片的大圆硅片。集成电路的成品率：Y=硅片上好的芯片数硅片上总的芯片数100%成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要集成电路领域中两个常用术语集成电路发展的原动力：不断提高的性能/价格比集成电路发展的特点：性能提高、价格降低集成电路的性能指标：集成度速度、功耗（功耗延迟积，又称电路的优值。功耗延迟积越小，集成电路的速度越快或功耗越低，性能越好）特征尺寸（集成电路中半导体器件的最小尺度）可靠性主要途径：缩小器件的特征尺寸增大硅片面积集成电路的关键技术：光刻技术(DUV)缩小尺寸：0.5μm(深亚微米)~0.25~0.18μm(超深亚微米)～0.13μm增大硅片：8英寸~12英寸亚0.1mm：一系列的挑战，亚50nm：关键问题尚未解决新的光刻技术：EUV（甚远紫外）SCAPEL(BellLab.的E-Beam)X-ray集成电路的制造过程：设计工艺加工测试封装定义电路的输入输出（电路指标、性能）原理电路设计电路模拟(SPICE)布局(Layout)考虑寄生因素后的再模拟原型电路制备测试、评测产品工艺问题定义问题不符合不符合集成电路产业的发展趋势：独立的设计公司（DesignHouse）独立的制造厂家（标准的Foundary）集成电路类型：数字集成电路、模拟集成电路数字集成电路基本单元：开关管、反相器、组合逻辑门模拟集成电路基本单元：放大器、电流源、电流镜、转换器等3.2双极集成电路基础（具有速度快、稳定性好、负载能力强等特点）有源元件：双极晶体管(有电子和空穴两种载流子）无源元件：电阻、电容、电感等PN结隔离的平面npn双极晶体管在硅片上形成各自（各种晶体管、二极管、电阻、电容等）电绝缘的隔离区。一、集成电路中的双极晶体管二、双极型数字集成电路基本单元：逻辑门电路双极逻辑门电路类型（几种主要的）：电阻耦合型---电阻-晶体管逻辑(RTL)：二极管耦合----二极管-晶体管逻辑(DTL)晶体管耦合----晶体管-晶体管逻辑(TTL)合并晶体管----集成注入逻辑(I2L)发射极耦合逻辑(ECL)是一种或非门，只要有一个输入为高电平，输出则为低电平。这种电路速度较慢，负载能力和抗干扰能力较差。是一种与非门，只要有一个输入为低电平，输出则为高电平，只有当所有的输入端都是高电平时，输出才为低电平。这种电路速度慢，但提高了负载能力和抗干扰能力。这种电路在速度和延迟功耗积方面有了进一步提高。这种电路中的器件只工作在截止区和线性区，不进入饱和区，它具有速度快，逻辑功能强、扇出能力大、抗辐射性能好等优点。三、双极模拟集成电路一般分为：1.线性电路（输入与输出呈线性关系）运算放大器、直流放大器、音频放大器、中频放大器、宽带放大器、功率放大器、稳压器等2.非线性电路：对数放大器、电压比较器、调制/解调器、各种信号发生器等3.接口电路：如A/D、D/A、各种驱动、读出放大电路等.

为了以较低成本获得所需要的电路功能,在设计中有一些明显不同于分立元件电路之处,如在元件的选择上,宁可多用晶体管而尽量少用无源元件.3.3MOS集成电路基础一、集成电路中的MOSFET按沟道的导电类型分：PMOS、NMOS、CMOS按栅材料分：硅栅和铝栅。NMOS还可分成：E/EMOS和E/DMOSDMOS和VMOS新结构从工艺分：P阱工艺、N阱工艺或者双阱工艺基本电路结构：MOS器件结构N沟道增强型MOSFET基本电路结构：CMOS基本电路结构：CMOS

CMOS集成电路已成为整个半导体集成电路的主流技术，目前市场占有率超过95%。CMOS是pMOSFET和nMOSFET串接起来的一种电路形式，为了在同一硅衬底上同时制作出p沟和n沟MOSFET，必须在同一硅衬底上分别形成n型和p型区域，并在n型区域上制作pMOSFET，在p型区域上制作nMOSFET。如果选用n型衬底，则可在衬底上直接制作pMOSFET，但对于nMOSFET必须在硅衬底上形成p型扩散区（常称为p阱）以满足制备nMOSFET的需要。深亚微米CMOS晶体管结构

STI(ShallowTrenchIsolation)（浅沟道绝缘）二、MOS数字集成电路1.MOS开关(以增强型NMOS为例)一个MOS管可以作为一个开关使用，电路中Cl是其负载电容。当Vg=‘0’时，T截止，相当于开关断开。当Vg=‘1’时，T导通，相当于开关合上。NMOS管开关Vi<Vg-Vt时：输入端处于开启状态，设初始时Vo=0，则Vi刚加上时，输出端也处于开启状态，MOS管导通，沟道电流对负载电容Cl充电，直至Vo=Vi。Vi≥Vg-Vt时：输入沟道被夹断，设初始Vo<Vg-Vt，则Vi刚加上时，输出端导通，沟道电流对Cl充电，随着Vo的上升，沟道电流逐渐减小，当Vo=Vg-Vt时，输出端也夹断，MOS管截止，Vo保持Vg-Vt不变。综上所述：Vi<Vg-Vt时，MOS管无损地传输信号；Vi≥Vg-Vt时，Vo=Vg-Vt信号传输有损失，称为阈值损失，对于高电平’1’，NMOS开关输出端损失一个Vt；PMOS管开关传输高电平’1’逻辑：信号可以无损的传输；传输低电平’0’逻辑：信号传输有阈值损失；CMOS传输门(开关)012345ViVo54321双管通N管通P管通ViVoVddVgpVgnCMOS传输门

为了解决NMOS管在传输’1’电平、PMOS在传输’0’电平时的信号损失，通常采用CMOS传输门作为开关使用。它是由一个N管和一个P管构成。工作时，NMOS管的衬底接地，PMOS管的衬底接电源，且NMOS管栅压Vgn与PMOS管的栅压Vgp极性相反。Vgp=1，Vgn=0时：双管截止，相当于开关断开；Vgp=0，vgn=1时：双管有下列三种工作状态：Vi<Vgn+VtnN管导通，Vi<Vgp+|Vtp|P管截止Vi通过n管对Cl充电至：Vo=ViVi<Vgn+VtnN管导通，Vi>Vgp+|Vtp|P管导通

Vi通过双管对Cl充电至：Vo=ViVi>Vgn+VtnN管截止，Vi>Vgp+|Vtp|P管导通Vi通过P管对Cl充电至：Vo=Vi通过上述分析，CMOS传输门是较理想的开关，它可将信号无损地传输到输出端。2.反相器数字电路的最基本单元，逻辑“非”功能；按负载元件：电阻负载、增强负载、耗尽负载和互补负载。按负载元件和驱动元件之间的关系：有比反相器和无比反相器。负载元件驱动元件V0Vdd

ViVssMOS反相器主要类型电阻负载反相器（E/R）增强型负载反相器（E/E）饱和负载非饱和负载耗尽负载反相器（E/D）栅漏短接的E/D反相器栅源短接的E/D反相器CMOS反相器有比反相器无比反相器根据负载元件的不同类型分为以上四类根据负载元件和驱动元件之间的关系分为以上两类(a).电阻负载反相器（E/R）Vi为低时：驱动管截止，输出为高电平：Voh=VddVi=Vdd时：输出为低电平：

其中Ron为Me管的导通电阻。为了使Vol足够低，要求Ron与Rl应有合适的比例。因此，E/R反相器为有比反相器。VddVoVssViRlMe（b）.增强型负载反相器（E/E）E/E饱和负载反相器VddVoVssViMlMeE/E非饱和负载反相器VddVoVssViMlMeVgg>Vdd+Vte（c）.耗尽负载反相器（E/D）栅漏短接的E/D反相器：工作情况与E/E非饱和负载反相器特性相同，这里不再介绍了。VddVoVssViMlMe栅源短接的E/D反相器

VssVoViVddMlMeE/R、E/E、E/D反相器都是有比电路(ratioedgate): 即输出低电平和驱动管的尺寸有关。（d）CMOS反相器（一对互补的MOSFET组成）Vi为低电平时：Tn截止，Tp导通，Voh=VddVi为高电平时：Tn导通，Tp截止，Vol=03.CMOS反相器电压传输特性VTCVin(V)Vout(V)CMOS反相器电压传输特性VTCVin(V)Vout(V)NMOS截止PMOS线性NMOS饱和PMOS线性NMOS饱和PMOS饱和NMOS线性PMOS饱和NMOS线性PMOS截止abcdef0≤Vi<Vtn时：N管截止P管线性（Vi<Vtn<Vo+Vtp）P管无损地将Vdd传送到输出端：Vo=Vdd，如图a－b段。Vtn≤Vi<Vo+Vtp时：N管饱和P管线性如图b—c段Vo+Vtp≤Vi≤Vo+Vtn时：N管饱和P管饱和Vo与Vi无关(Vo与Vi的关系为一条垂直线)，称为CMOS反相器的阈值电压Vth，或转换电压，如图c—d段。Vo+Vtn<Vi≤Vdd+Vtp时：N管线性P管饱和如图d—e段。Vdd+Vtp<Vi≤Vdd时：N管线性P管截止Vo=0如图e—f段。CMOS反相器有以下优点：（1）传输特性理想，过渡区比较陡（2）逻辑摆幅大：Voh=Vdd,Vol=0（3）一般Vth位于电源Vdd的中点，即Vth=Vdd/2，因此噪声容限很大。（4）只要在状态转换为b——e段时两管才同时导通，才有电流通过，因此功耗很小。（5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证Vol足够低而确定p、n管的尺寸，因此CMOS反相器是无比（Ratio-Less）电路。

VDDGNDNMOS(2/.24=8/1)PMOS(4/.24=16/1)metal2metal1polysiliconInOutmetal1-polymetal2-metal1viametal1-diffviapdiffndiffCMOS反相器版图（Layout）各种反相器对比希望反相器的过渡区越陡越好，CMOS反相器最接近于理想反相器。VddVi

VddVdd-Vt

VolVo理想波形CMOS反相器E/D反相器E/R反相器E/E饱和负载4.CMOS基本逻辑门CMOS通用结构：VDDF(In1,In2,…InN)In1In2InNIn1In2InNPUNPDNPMOSonlyNMOSonly……串连的NMOS可构造AND函数并联的NMOS可构造OR函数XYABY=XifAandBXYABY=XifAORBNMOSTransistorspassa“strong”0buta“weak”1串连的PMOS可构造NOR函数并联的PMOS可构造NAND函数XYABY=XifAANDB=A+BXYABY=XifAORB=ABPMOSTransistorspassa“strong”1buta“weak”0CMOS与非门（NAND）CMOS或非门（NOR）CMOS复合逻辑门5.CMOS闩锁效应由于寄生的可控硅效应引起CMOS电路的电源和地之间的短路，使CMOS集成电路失效。防止latch-up的方法：使N沟器件远离N阱，减小横向NPN管的b值；但会是芯片面积增大。使Rnwell和Rpsubs尽量小；使用尽量多的阱接触孔和衬底接触孔；对于大电流器件使用保护环：PMOS管周围加接电源的N+保护环；NMOS管周围加接地的P+保护环；大多数情况下，通过仔细地设计版图可以消除latch-up。3.4影响集成电路性能的因素和发展趋势器件的门延迟：迁移率沟道长度电路的互连延迟：线电阻（线尺寸、电阻率）线电容（介电常数、面积）途径：提高迁移率，如GeSi材料减小沟道长度互连的类别：芯片内互连、芯片间互连长线互连(Global)中等线互连短线互连(Local)门延迟时间与沟到长度的关系减小互连的途径：增加互连层数增大互连线截面Cu互连、LowK介质多芯片模块（MCM）系统芯片（Systemonachip）减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC集成电路芯片中金属互连线所占的面积与电路规模的关系曲线

互连线宽与互连线延迟的关系互连技术与器件特征尺寸的缩小（资料来源：SolidstateTechnologyOct.,1998）集成电路中的材料小结：Bipolar：基区(Base)，基区宽度Wb发射区(Emitter)收集区(Collector)NPN，PNP共发射极特性曲线放大倍数、特征频率fT小结：MOS沟道区(Channel)，沟道长度L，沟道宽度W栅极(Gate)源区/源极(Source)漏区/漏极(Drain)NMOS、PMOS、CMOS阈值电压Vt，击穿电压特性曲线、转移特性曲线泄漏电流(截止电流)、驱动电流(导通电流)小结：器件结构双极器件的纵向截面结构、俯视结构CMOS器件的纵向截面结构、俯视结构CMOS反相器的工作原理IC：有源器件、无源器件、隔离区、互连线、钝化保护层作业画出CMOS反相器的截面图和俯视图画出双极晶体管的截面图作业：

给出下列表达式的CMOS电路OUT=D+A•(B+C)DABCDABCOUT=D+A•(B+C)树立质量法制观念、提高全员质量意识。12月-2412月-24Saturday,December7,2024人生得意须尽欢，莫使金樽空对月。11:10:1511:10:1511:1012/7/202411:10:15AM安全象只弓，不拉它就松，要想保安全，常把弓弦绷。12月-2411:10:1511:10Dec-2407-Dec-24加强交通建设管理，确保工程建设质量。11:10:1511:10:1511:10Saturday,December7,2024安全在于心细，事故出在麻痹。12月-2412月-2411:10:1511:10:15December7,2024踏实肯干，努力奋斗。2024年12月7日11:10上午12月-2412月-24追求至善凭技术开拓市场，凭管理增创效益，凭服务树立形象。07十二月202411:10:15上午11:10:1512月-24严格把控质量关，让生产更加有保障。十二月2411:10上午12月-2411:10December7,2024作业标准记得牢，驾轻就熟除烦恼。2024/12/711:10:1511:10:1507December2024好的事情马上就会到来，一切都是最好的安排。11:10:15上午11:10上午11:10:1512月-24一马当先，全员举绩，梅开二度，业绩保底。12月-2412月-2411:1011:10:1511:10:15Dec-24牢记安全之责，善谋安全之策，力务安全之实。2024/12/711:10:15Saturday,December7,2024相信相信得力量。12月-242024/12/711:10:1512月-24谢谢大家！树立质量法制