《电工电子技术简明教程》课件-第10章

项目10集成组合逻辑电路及其应用10.1组合逻辑电路10.2集成组合逻辑电路实训任务

四裁判表决电路的设计与制作练习题

知识目标

(1)了解组合逻辑电路的概念。

(2)了解集成编码器、译码器的型号和特点。

(3)掌握组合逻辑电路的分析方法和设计方法。

(4)了解七段LED数码显示器件的基本结构和类型。

技能目标

(1)会识别集成编码器和集成译码器的引脚,并掌握其功能。

(2)会根据真值表设计一个四裁判表决电路。

(3)会使用七段LED数码显示器件进行编码显示。

10.1组合逻辑电路

10.1.1组合逻辑电路的分析分析逻辑电路的目的,就是找出给定的逻辑电路的输入、输出变量之间的逻辑关系,写出逻辑表达式,分析电路所具有的逻辑功能。

组合逻辑电路的分析步骤:

(1)根据已知的逻辑图写出逻辑表达式。一般从输入端开始,逐级写出各个逻辑门所对应的逻辑表达式,最后写出该电路的逻辑表达式。

(2)对写出的逻辑表达式进行化简。一般用公式法或卡诺图法进行化简。

(3)列出真值表,根据真值表就可以分析出电路的逻辑功能。

例10－1试分析如图10－1所示电路的逻辑功能。图

10－1例10－1电路图

解(1)分步写出各个输出端的逻辑函数表达式:

(2)列出该逻辑函数的真值表,如表10－1所示。

(3)分析该逻辑电路功能。

从真值表中可以看出,该电路是一个奇耦校验电路。即当输入奇数个1时,整个电路的输出为1;当输入偶数个1时,整个电路的输出为0。

10.1.2组合逻辑电路的设计

组合逻辑电路的设计就是根据实际工程对逻辑功能的要求设计出逻辑电路,要在满足逻辑功能的基础上,使设计出的电路达到最简,最后画出逻辑电路图。

设计一个组合逻辑电路,可以按照下列步骤进行:

(1)认真分析实际问题对电路逻辑功能的要求,确定变量,进行逻辑赋值。

(2)根据分析得到的逻辑功能列出真值表。需要指出,各变量状态的赋值不同,得到的真值表将不同。

(3)根据真值表写出相应的逻辑函数表达式,并用公式法或卡诺图法进行化简,最后转换成命题所要求的逻辑函数表达形式。

(4)根据最简逻辑函数表达式,画出相应的逻辑电路图。

例10－2试用与非门设计一个三人表决电路。当表决提案时,多数人同意,提案才能通过。

解

(1)分析设计要求,确定变量。

将三个人的表决作为输入变量,分别用A、B、C来表示,规定变量取“1”表示同意,变量取“0”表示不同意。将表决结果作为输出变量,用Y来表示,规定Y取“1”表示提案通过,Y取“0”表示提案不通过。

(2)根据上述逻辑功能列出真值表,如表10－2所示。

(3)根据真值表,写出与或表达式,并转换为与非表达式:

(4)画出逻辑电路图如图10－2所示。图10－2三人表决电路的逻辑电路图

例10－3试用与非门设计一个一位十进制数判别器,当输入的8421BCD码表示的十进制数≥4时,输出Y=1;反之,Y=0。

解(1)分析设计要求,确定变量。

将8421BCD码的四位数作为输入变量,用A、B、C、D表示,将电路的判别结果作为输出变量,用Y来表示。规定当8421BCD码所代表的十进制数≥4时,Y=1;反之,Y=

0。并且要考虑到输入变量有如下约束条件:

∑d(10,11,12,13,14,15)=0

可以利用这些约束条件简化电路。

(2)列出真值表如表10－3所示。

(3)根据真值表,写出最简的与或表达式,并转换为与非表达式:

(4)画出逻辑电路图,如图10－3所示。图10－

3一位十进制数判别器的逻辑电路图

10.2集成组合逻辑电路

10.2.1编码器

1.二进制编码器二进制编码器是将2n

个信号转换成n位二进制代码的电路。

图10－4是由与非门和非门组成的三位二进制编码器。图10－4三位二进制编码器

I0~I7

是8个需要编码的输入信号,Y2

、Y1

、Y0

为输出的三位二进制代码。由图10－4可写出该编码器的输出逻辑表达式:

由编码器的输出逻辑表达式可以得到三位二进制编码器的真值表,如表10－4所示。

2.优先编码器

二进制编码器要求输入信号必须是互相排斥的,即同时只能对一个输入信号进行编码。而在实际问题中,经常会遇到同时有多个输入信号的情况。

3.BCD编码器

BCD编码器是对输入的十进制数0~9进行二进制编码。如图10－5所示,是集成BCD8421码编码器74LS147的外引线排列图和符号图。图10－

5BCD8421优先编码器74LS147

10.2.2译码器

译码是编码的逆过程,也就是将二进制代码翻译成原来信号的过程,能完成这一任务的电路称为译码器。

译码器可分为二进制译码器、BCD译码器和数码显示译码器三种。

1.二进制代码译码器

二进制译码器又称为变量译码器,是用于把二进制代码转换成相应输出信号的译码器。常见的有二输入四输出译码器(简称2线4线译码器)、3线8线译码器、4线16线

译码器等。

74LS138是集成3线8线二进制译码器,其逻辑图如图10－6所示,左边的图是管脚排列图,右边的是逻辑符号图。图10－6集成3线8线译码器74LS138

2.BCD码译码器

BCD码译码器是能将BCD代码转换成一位十进制数的电路,常见的有BCD8421码译码器、余3码译码器等。图10－7是BCD8421码译码器74LS42的外引线图和符号图。图10－7译码器74LS42

3.数码显示译码器

在数字系统中常常需要把处理或测量的结果直接用十进制数的形式显示出来,因此数字显示电路是许多电子设备不可缺少的组成部分。

数字显示电路由译码器、驱动器和显示器组成,将输入代码直接译成数字、文字和符号,并加以显示。数字显示器件常用的有荧光显示器、辉光显示器、LED(半导体发光二极管)显示器。近十年来,液晶显示器和等离子显示器已经得到广泛的使用。

1)LED数码显示器

LED数码显示器是一种七段显示器,它由七个发光二极管封装而成,如图10－8(a)所示。七段的不同组合能显示出10个阿拉伯数字,如图10－8(b)所示。图10－8七段LED数码显示器显示的数字

LED数码显示器有两种电路形式,即共阴极接法和共阳极接法,如图10－9所示。采用共阴极的LED数码显示器时,应将高电平经过外接的限流电阻接到显示器各段的阳极,才能使显示器发光;而采用共阳极的LED数码显示器时,则应将LED数码显示器的各个阴极接在低电平,才能使显示器发光。图10－9七段发光二极管的两种电路形式

2)集成BCD8421译码器

集成译码器74LS48能将输入的BCD8421码直接译成七段LED数码显示器所需要的七位输入代码,图10－10所示为74LS48的外引线排列图和逻辑符号图。图10－10集成七段显示译码器

可以看出,74LS48译码器正常工作时,输入和输出均是高电平有效。表10－6是集成译码器74LS48的真值表。

由真值表可知,74LS48具有的逻辑功能如下:

(1)七段译码功能(LT=1,RBI=1)。

(2)消隐功能(BI=0)。

(3)灯测试功能(LT=0)。

(4)动态灭零功能(LT=1,RBI=1)。

10.2.3存储器

1.存储器的两个重要指标

1)存储容量

存储容量是指存储器所能容纳的二进制信息量。存储器的存储容量等于存储单元的地址数N与所存储的二进制信息的位数M之积。如果存储器地址的二进制数有n位,则存

储器地址数是N=2n。

存储器的容量越大,存放的数据越多,系统的功能就越强。

2)存储时间

存储器的存储时间用存储器存取时间和存储周期来表示,存储周期越短,存储器的工作速度就越快。

在计算机中通常所说的内存速度就是指它的存储器的存取速度。存储器访问时间,是指从启动一次存储器操作到完成该操作所经历的时间。存储周期指连续启动两次独立的存

储器操作所需间隔的最小时间。

通常存储周期略大于存取时间,其差别与主存器的物理实现细节有关。

2.半导体存储器的种类

半导体存储器的种类很多,按元件的类型来分,有双极型和MOS型两大类;按存取信息的方式来分,可分为只读存储器(ROM)和随机存取存储器(RAM)。

1)只读存储器ROM

ROM主要由地址译码器、存储矩阵及输出缓冲器组成,如图10－11所示。存储矩阵是存放信息的主体,它由许多存储元排列而成,每个存储元存放一位二进制数。A0~An-1是地址译码器的输入端,地址译码器共有W0~W2n-1个输出端。输出缓冲器是ROM的数据读出电路,通常用三态门构成,它可以实现对输出端的控制,而且还可以提高存储器的带负载能力。图10－11只读存储器ROM的结构

2)可编程只读存储器PROM

可编程只读存储器PROM是一种通用器件,用户可以根据自己的需要,借助一定的编程工具,通过编程的方法将数据写入芯片。PROM只可以进行一次编程,并且经过编程后的芯片仍然是只能读出,不能写入。

3)可擦除可编程的只读存储器EPROM

EPROM是一种可以将数据多次擦除和改写的存储器。早些年生产EPROM采用紫外线照射来擦除芯片中已存的内容。在EPROM集成电路封装的顶部中央有一个石英窗,平

时石英窗应用黑色胶带粘贴,以防数据丢失。

4)可编程逻辑阵列PLA

可编程逻辑器件PLD是20世纪80年代发展起来的新型器件,是一种由用户根据自己的需要来编程完成逻辑功能的器件。

可编程逻辑阵列PLA最大的优点不仅仅是依靠编程就能改变器件的功能,而且其信号传输速度快、频带宽,可以实现视频信号的传输,这是单片机所无法比拟的。

实训任务27四裁判表决电路的设计与制作

一、四裁判表决电路的设计

1.电路设计要求

(1)设在足球比赛中有主裁判一名,副裁判三名,只要有三名裁判同意时成绩就有效,但主裁判具有最终否决权。用与非门和或非门实现上述逻辑功能。

(2)确定四个变量,分别为甲、乙、丙、丁,其中甲为主裁判,其余为三个副裁判,裁判同意时取值为1,裁判不同意时取值为0,成绩有效取值为1,成绩无效取值为0。但成绩有效取值为1时,主裁判必须同意才能成立。

2.列真值表

按照上述赋值结果列出真值表。注意,必须按照四个变量共有16种取值组合进行赋值。

3.写出逻辑函数表达式

根据真值表写出相应的逻辑函数表达式,将成绩有效时为1的项写出来,各个裁判之间的关系是与关系,同意取原变量,不同意取反变量。将各个项相加,即为该题目的逻辑函数表达式。

4.将逻辑函数表达式化简

按照逻辑代数的公式法将逻辑函数表达式化简,并写成与非和或非表达式。

5.画出逻辑电路图

用逻辑符号代替逻辑函数表达式,即可画出逻辑电路图。化简后的逻辑函数表达式和参考逻辑电路图如图10－12