电子技术课件:数字钟电路的装调_第1页
电子技术课件:数字钟电路的装调_第2页
电子技术课件:数字钟电路的装调_第3页
电子技术课件:数字钟电路的装调_第4页
电子技术课件:数字钟电路的装调_第5页
已阅读5页,还剩71页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

数字钟电路的装调四、巩固与拓展

一、任务目标二、任务描述

三、程序与方法

数字钟电路的装调一、任务目标了解时序逻辑电路的分析方法;掌握二进制计数器的特点及功能;掌握十进制计数器的特点及功能;掌握任意进制计数器的构成方法;掌握数字钟电路的装调方法。数字钟电路的装调二、任务描述本任务要求信号发生电路产生稳定的秒脉冲信号,作为数字钟的计时基准;具有“时、分、秒”的十进制数字显示,小时计时以一昼夜为一个周期(即二十四进制),分和秒计时为六十进制,具有校时功能,可在任何时候将其调至标准时间或者指定时间。数字钟电路的装调

时序逻辑电路:在任何时刻的输出不仅取决于该时刻的输入,而且还取决于电路的原来状态。

电路构成:存储电路(主要是触发器,必不可少)组合逻辑电路(可选)。时序逻辑电路的状态是由存储电路来记忆和表示的。

按各触发器接受时钟信号的不同分类:同步时序电路:各触发器状态的变化都在同一时钟信号作用下同时发生。异步时序电路:各触发器状态的变化不是同步发生的,可能有一部分电路有公共的时钟信号,也可能完全没有公共的时钟信号。认识时序逻辑电路及其分析方法数字钟电路的装调1.写出时钟方程和驱动方程2.写出状态方程3.写出输出方程4.列状态转换表5.画状态转换图和时序图6.确认电路的逻辑功能时序逻辑电路的分析步骤数字钟电路的装调例:分析下图时序逻辑电路数字钟电路的装调1.驱动方程2.状态方程3.输出方程时钟方程数字钟电路的装调4.计算状态转换表(假设初始状态为0)CP现态次态输出Y00000010100101002010011030111000410010105101000160000010011011101111000120000010数字钟电路的装调5.画出状态转换图000001010011100101110111Q3Q2Q1/Y/0/0/0/0/0/0/1/1数字钟电路的装调CPQ0Q1Q2Y6.画出时序图数字钟电路的装调认识计数器

计数器:用以统计输入时钟脉冲CP个数的电路。计数器的分类:

1.按计数进制分

二进制计数器:按二进制数运算规律进行计数的电路称作二进制计数器。十进制计数器:按十进制数运算规律进行计数的电路称作十进制计数器。

任意进制计数器:二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。二进制计数器是结构最简单的计数器,但应用很广。数字钟电路的装调

2.按数字的变化规律

加法计数器:随着计数脉冲的输入作递增计数的电路称作加法计数器。

减法计数器:随着计数脉冲的输入作递减计数的电路称作减法计数器。

加/减计数器:在加/减控制信号作用下,可递增计数,也可递减计数的电路,称作加/减计数器,又称可逆计数器。也有特殊情况,不作加/减,其状态可在外触发控制下循环进行特殊跳转,状态转换图中构成封闭的计数环。

3.按计数器中触发器翻转是否同步分

异步计数器:计数脉冲只加到部分触发器的时钟脉冲输入端上,而其它触发器的触发信号则由电路内部提供,应翻转的触发器状态更新有先有后的计数器,称作异步计数器。

同步计数器:计数脉冲同时加到所有触发器的时钟信号输入端,使应翻转的触发器同时翻转的计数器,称作同步计数器。数字钟电路的装调异步二进制计数器异步计数器的计数脉冲没有加到所有触发器的CP端。当计数脉冲到来时,各触发器的翻转时刻不同。分析时,要特别注意各触发器翻转所对应的有效时钟条件。异步二进制计数器是计数器中最基本最简单的电路,它一般由接成计数型的触发器连接而成,计数脉冲加到最低位触发器的CP端,低位触发器的输出Q作为相邻高位触发器的时钟脉冲。数字钟电路的装调(1)JK触发器构成的3位异步二进制加法计数器(用CP脉冲下降沿触发)①电路组成

②工作原理数字钟电路的装调③计数器的状态转换表CP顺序Q2Q1Q0等效十进制数000001001120102301134100451015611067111780000数字钟电路的装调④时序图数字钟电路的装调⑤状态转换图圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向数字钟电路的装调⑥结论如果计数器从000状态开始计数,在第八个计数脉冲输入后,计数器又重新回到000状态,完成了一次计数循环。所以该计数器是八进制加法计数器或称为模8加法计数器。如果计数脉冲CP的频率为f0,那么Q0输出波形的频率为1/2f0,Q1输出波形的频率为1/4f0,Q2输出波形的频率为1/8f0。这说明计数器除具有计数功能外,还具有分频的功能。数字钟电路的装调(2)由D触发器构成的3位异步二进制加法计数器(用CP脉冲上升沿触发)数字钟电路的装调(a)逻辑图(b)时序图(3)JK触发器组成的3位异步二进制减法计数器(用CP脉冲下降沿触发)。数字钟电路的装调3位二进制减法计数器状态表CP顺序Q2Q1Q0等效十进制数000001111721106310154100450113601027001180000数字钟电路的装调圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向3位异步二进制减法计数器的状态转换图数字钟电路的装调(4)D触发器构成的3位异步二进制减法计数器

(用CP脉冲上升沿触发)。数字钟电路的装调异步二进制计数器的构成方法总结①N位异步二进制计数器由N个计数型(T′)触发器组成。②若采用下降沿触发的触发器

加法计数器的进位信号从Q端引出

减法计数器的借位信号从Q端引出若采用上升沿触发的触发器

加法计数器的进位信号从Q端引出

减法计数器的借位信号从Q端引出

N位二进制计数器可以计2N个数,所以又可称为2N进制计数器。数字钟电路的装调异步二进制计数器的优点:电路较为简单。缺点:进位(或借位)信号是逐级传送的,工作频率不能太高;状态逐级翻转,存在中间过渡状态,工作速度较慢

。同步计数器中,各触发器的翻转与时钟脉冲同步。同步计数器的工作速度较快,工作频率也较高。同步二进制计数器数字钟电路的装调1.同步二进制加法计数器驱动方程状态方程数字钟电路的装调时序图数字钟电路的装调2.同步二进制减法计数器数字钟电路的装调十进制计数器四位同步十进制加法计数器数字钟电路的装调任意进制计数器任意进制计数器是指计数器的模N不等于2n的计数器。在异步二进制计数器的基础上,通过脉冲反馈或阻塞反馈来实现。数字钟电路的装调1.脉冲反馈式

(以10进制计数器为例)

①设计思想:通过反馈线和门电路来控制二进制计数器中各触发器的RD端,以消去多余状态(无效状态)构成任意进制计数器。②实现10进制计数器的工作原理:4位二进制加法计数器从0000到1001计数。当第十个计数脉冲CP到来后,计数器变为1010状态瞬间,要求计数器返回到0000。显然,1010状态存在的时间极短(通常只有10ns左右),可以认为实际出现的计数状态只有0000~1001,所以该电路实现了十进制计数功能。当计数器变为0000状态后,RD又迅速由0变为1状态,清零信号消失,可以重新开始计数。可令RD=Q1Q3,当1010状态时Q1、Q3同时为1,RD=0,使各触发器置0。CP顺序Q3

Q2

Q1

Q0等效十进制数0000001000112001023001134010045010156011067011178100089100191000000③状态转换表十进制加法计数器状态转换表短暂过渡状态1010

④状态转换图十进制加法计数器状态转换图10个稳定状态短暂过渡状态1010脉冲反馈式异步十进制加法计数器取状态1010异步置0⑤逻辑电路图⑥时序图异步十进制加法计数器时序图00000000十进制2.阻塞反馈式

(以10进制计数器为例)

①设计思想:通过反馈线和门电路来控制二进制计数器中某些触发器的输入端,以消去多余状态(无效状态)来构成任意进制计数器。②逻辑电路图阻塞反馈式异步十进制加法计数器CP3=Q0

进位信号C=Q3Q0

J3=Q2Q1

J1=Q3

③实现10进制计数器的计数原理:由于J1=Q3=1,计数器从0000状态到0111状态的计数,其过程与二进制加法计数器完全相同;

当计数器为0111状态时,由于J1=1、J3=Q2Q1=1,若第八个CP计数脉冲到来,使Q0、Q1、Q2均由1变为0,Q3由0变为1,计数器的状态变为1000;第九个CP计数脉冲到来后,计数器的状态变为1001,同时进位端C=Q0Q3=1;第十个CP计数脉冲到来后,因为此时J1=Q3=0,从Q0送出的负脉冲(Q0由1变为0时)不能使触发器F1翻转;但是,由于J3=Q2Q1=0、K3=1,Q0能直接触发F3,使Q3由1变为0,计数器的状态变为0000,从而使计数器跳过1010~1111六个状态直接复位到0000状态。此时,进位端C由1变为0,向高位计数器发出进位信号。可见,该电路实现了十进制加法计数器的功能。CP顺序Q3

Q2

Q1

Q0C等效十进制数000000010001012001002300110340100045010105601100670111078100008910011910000000④状态转换表进位信号C=Q3Q0

J3=Q2Q1

CP3=Q0

J1=Q3

⑤状态转换图图5-26异步十进制加法计数器状态转换图10个有效状态构成计数环能自启动⑥说明:六种无效状态六种无效状态

自启动是指若计数器由于某种原因进入无效状态后,在连续时钟脉冲作用下,能自动从无效状态进入到有效计数状态。

42中规模集成计数器及其应用43

部分常用集成计数器

同步四位二进制计数器74LS1611.74LS161的逻辑功能74LS161的外引线图

状态输出图3-3674LS161的逻辑符号并行输入CP输入74LS161的功能表

CP上升沿有效

异步清0功能最优先同步并行置数CO=Q3Q2Q1Q0CTT74LS161的时序图(1)同步二进制加法计数2.应用举例实现四位二进制加法计数

(2)构成16以内的任意进制加法计数器:①

设计思想:利用脉冲反馈法

用S0,S1,S2…,SM…SN表示输入0,1,2,…,N个计数脉冲CP时计数器的状态。

SM可以为S0,但需小于SN。对于异步置数:在输入第N个计数脉冲CP后,通过控制电路,利用状态SN产生一个有效置数信号,送给异步置数端,使计数器立刻返回到初始的预置数状态SM,即实现了SM~SN-1计数。

对于同步置数:在输入第N-1个计数脉冲CP时,利用状态SN-1产生一个有效置数信号,送给同步置数控制端,等到输入第N个计数脉冲CP时,计数器返回到初始的预置数状态SM,从而实现SM~SN-1计数。49②分析74LS161的置数功能:③

反馈信号的拾取可利用与非门拾取状态SN或SN-1可利用进位输出CO拾取状态1111用74LS161构成从0开始计数的十进制计数器改变与非门的输入信号,可以实现其它进制计数。利用与非门拾取状态1010实现十进制计数(0000到1001)用74LS161构成从0开始计数的十进制计数器改变与非门的输入信号,可以实现其它进制计数。令D3D2D1

D0=0000利用与非门拾取状态1001可实现从0开始计数的十进制计数(0000到1001)74LS161构成十进制计数器改变D3D2D1

D0的状态,可以实现其它进制计数。令D3D2D1

D0=0110利用进位输出CO取状态1111

实现十进制计数(0110到1111)

(3)利用多片74LS161实现大容量计数①先用级联法计数器的级联是将多个集成计数器(如M1进制、M2进制)串接起来,以获得计数容量更大的N(=M1×M2)进制计数器。一般集成计数器都设有级联用的输入端和输出端。

同步计数器实现的方法:低位的进位信号→高位的保持功能控制端(相当于触发器的T端)

有进位时,高位计数功能T=1;无进位时,高位保持功能T=0。用两片CT74LS161级联成16×16进制同步加法计数器低位片高位片在计到1111以前,CO1=0,高位片保持原状态不变在计到1111时,CO1=1,高位片在下一个CP加一②再用脉冲反馈法例:用两片74LS161级联成五十进制计数器00100011实现从00000000到00110001的50进制计数器十进制数50对应的二进制数为00110010异步2-5-10进制计数器74LS2901.74LS290的外引脚图、逻辑符号及逻辑功能74LS2902-5-10进制计数器

(a)外引脚图(b)逻辑符号输出CP输入异步置数74LS290功能表CP1-Q3Q2Q1

5进制CP0-Q02进制CP下降沿有效

2.基本工作方式

(1)二进制计数:将计数脉冲由CP0输入,由Q0输出(a)二进制计数器计数顺序计数器状态CP0Q00011202.基本工作方式

(2)五进制计数:将计数脉冲由CP1输入,由Q3

、Q2、Q1

输出(b)五进制计数器计数顺序计数器状态CP1Q3Q2Q1000010012010301141005000

(3)8421BCD码十进制计数:将Q0与CP1相连,计数脉冲CP由CP0输入(c)8421BCD码十进制计数器计数计

态顺序Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000二进制五进制

(4)5421BCD码十进制计数:把CP0和Q3相连,计数脉冲由CP1输入(d)5421BCD码十进制计数器计数计

态顺序Q0Q3Q2Q100000100012001030011401005100061001710108101191100100000五进制二进制

附:用级联(相当于串行进位)法实现N进制计数器的方法(异步)。课堂讨论:级联法实现更大容量计数器时,计数器的顺序如何?这样构成的N进制计数器的计数状态将保留M1进制计数器的特点。用S0,S1,S2…,SN表示输入0,1,2,…,N个计数脉冲CP时计数器的状态。

N进制计数器的计数工作状态应为N个:S0,S1,S2…,SN-1在输入第N个计数脉冲CP后,通过控制电路,利用状态SN产生一个有效置0信号,送给异步置0端,使计数器立刻置0,即实现了N进制计数。

(1)利用脉冲反馈法获得N进制计数器3.应用举例课堂讨论:异步置0时状态SN出现的时间有多久?时间极短(通常只有10ns左右)

①构成七进制计数器(a)七进制计数器

先构成8421BCD码的10进制计数器;再用脉冲反馈法,令R0B=Q2Q1Q0实现。当计数器出现0111状态时,计数器迅速复位到0000状态,然后又开始从0000状态计数,从而实现0000~0110七进制计数。②构成六进制计数器(b)六进制计数器先构成8421BCD码的10进制计数器;再用脉冲反馈法,令R0A=Q2、R0B=Q1。当计数器出现01

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论