个详细且精湛的模拟电子技术问答

01电压基准及时间基准

所有模数转换器（ADC）和数模转换器（DAC）都需要•个基准信号，通常为电压基准。ADC的数字输出表示

模拟输入相对于它的基准的比率；DAC的数字输入表示模拟输出相对它的基准的比率。有些转换器有内部

基准，有•些转换器需要外部基准。不管怎样所有转换器都必须有个电压（或电流）基准。

数据转换器的最早应用是用于缓慢变化信号的直流测量。在这种情况下，测量的精确定时并不重要。当

今大多数数据转换器是应用在数据采集系统，在这种系统中必须处理大量等间隔的模拟采样值，而且频谱

信息与幅度信息同样重要，这里涉及到的采样频率或时间其准（采样时钟或重建时钟）与电压基准一样重

要。

电压基准

问：一个电压基准怎样才算好？

答：电压基准与系统有关。在要求绝对测量的应用场合，其准确度受使用基准值的准确度的限制。但是在

许多系统中稳定性和重复性比绝对精度更重要：而在有些数据采集系统中电压基准的长期准确度几乎完全

不重要，但是如果从有噪声的系统电源中派生基准就会引起误差。单片隐埋齐纳基准（如AD588和AD688）

在10V时具有1mV初始准确度（001%或100ppm）,温度系数为15ppm/0C。这种基准用于未调

整的12位系统中有足够的准确度（1LSB=244ppm）,但还不能用于14或16位系统。如果初始误差调整

到零，在限定的温度范围内可用于14位和16位系统（AD588或AD688限定40℃温度变化范围，1LSB=61

ppm）。

对于要求更高的绝对精度，基准的温度需要用一个恒温箱来稳定，并对照标准校准。在许多系统中，12

位绝对精度是不需要这样做的，只有高于12位分辨率才可能需要。对于准确度较低（价格也会降低）的应

用，可以使用带隙基准。

问：这里提到的“隐埋齐纳”和“带隙”基准是什么意思？

答：这是两种最常见的用于集成电路中的精密基准。“隐埋”或表层下齐纳管比较稳定和精确。它是由

一个具有反向击穿电压修正值的二极管组成，这个二极管埋在集成电路芯片的表层下面，再用保护扩散层

覆盖以免在表面下击穿，见图1

表层齐纳二极管限埋齐纳二极管

图1.1表层齐纳二极管与隐埋齐纳二极首结构图

图11表层齐纳二极管与隐埋齐纳二极管结构图

硅芯片表面和芯片内部相比有较多的杂质、机械应力和晶格错位。这是产生噪声和长期不稳定性的原因之

一，所以隐埋式齐纳二极管比表层式齐纳二极管的噪声小，而且稳定得多，因此它被优先采用于芯片基准

源上作为精密的集成电路器件。

但是隐埋式二极管的击穿电压标称值大约为5V或更大一些，而且为了使它处于最佳工作状态，必须吸收

几百微安的电流，所以这种方法对于必须工作在低电压并且具有低功耗的基准来说是不适宜的。对于这

样的应用，我们宁愿用“带隙”基准。于是研制出一个具有一个正温度系数的电压用以补偿具有负温度系

数的晶体管的Vbe,用来维持一个恒定的“带隙”电压（见图12）三极管Q2发射极面积是Q1的8倍;

这两个管子在R1上产生一个正比于绝对温度的电流，一个正比于绝对温度的电压与Q1的Vbe串联，产

生电压VZ,它不随温度变化并且可以被放大（见图12）,这个电压等于硅的带隙电压（外推到绝对零度）。

图1.2带隙基准原理图

图12带隙基准原理图

带隙基准与最好的隐埋齐纳基准相比，其准确度和稳定性稍微差一点儿，但是温度特性可优于3ppm/°C。

问：在使用电压基准时应注意些什么问题？

答：须记住好的模拟电路设计的基本考虑是：注意在高阻抗导体上的电压降、来自公共地线阻抗的噪声和

来自不适当的电源去耦产生的噪声。考虑基准电流流动的方向，并且对容性负载要多加小心。

问：我知道电压降和噪声的影响，但是基准是不是必须向导体电压降提供足够大的电流影响才明显？

答：通常基准电路内部是经过缓冲的，大多数情况可流出或流入5〜10mA电流。有些应用需要这样大的

或更大一点的电流，例如把基准作为系统的基准。另外一种情况是激励高速闪烁式ADC的基准输入，它具

有非常低的阻抗。10mA电流流过100mQ阻抗，产生1mV电压降，这可能算是比较明显的了。最高性能

的电压基准，如AD588和AD688,对于它们的输出和输出接地端采用开尔文接法（见图13）。接线时应

靠近误差源周围的反馈回路避免电压降的影响：当电流缓冲放大器被用来驱动许多负载，或吸收流到错误

方向的电流时它们也可修正增益和失调误差。检测端应该接到缓冲放大器的输出端（最好接在负载上）。

问：什么叫开尔文接法?答：开尔文接法（Kelvinconnections）又称强制与检测接法（forceandsense

connections）,是用来消除电路中导线上产生的电压降影响的一种简便方法。如图14（a）所示，负载

电流（IL）和导线电阻（R）在负载上产生一个电压误差，VERROR=RXILo图14（b）所示的开尔文接

法解决了放大器的强制环路内的导线电阻和检测的负载电压所带来的问题。放大器对负载电压的任何误差

都做了修正。在图14所示的电路中放大器的输出电压实际上应该为10V+VERROR,在负载上的电压

却是所要求的10V。

AD588有三个放大器用来提供开尔文接法。放大器A2专门用来接地强制检测，而独立的放大器A3和A4

可任意选用作为其它的强制检测接法的核心器件。

图1.3AD588功能框图

图13AD588功能框图

图L4开尔文接法的优点

图14开尔文接法的优点

问：“流到错误方向”是什么意思？

答：考虑一个工作电源电压为+10V、输出为+5V的基准。假如它的5V输出端是通过一个接地的电阻

器取出的，那么电流将从基准端流出。假如电阻器不接到电源的+10V端，那么电流将流入基准端。大

多数基准允许电流流入或流出o但是有些基准只允许提供电流而不吸收电流或者吸收能力比流出能力小得

多。这样的器件，利用产品说明中规定的输出电流方式可以识别，对于有相当大的净电流必须流入基准端

的应用场合，就不能使用这种器件。-个常见的例子是用一个正基准改为负基准（见图15）.

问：为什么不去买一个负基准呢？

答：因为大多数单极性电压输出的基准都是正基准。当然，两端有源基准可用于任何极性，它们的使用方

法和齐纳二极管相同（并且它们通常是带隙基准）。

对于被用作负基准的三端正基准，它肯定会吸收电流。它的输出端连到接地端，而它的接地端（将成为负

基准端）经过一个电阻器（或一个恒流源）接到负电源端。正电源端通常必须接到正电源，它至少比接地端

要高几伏。但有一些器件也能用二端方式提供负基准：正电源端和输出端都接到接地端。

电阻器RS（或恒流源）必须选择适合于负电源所要求值，并且基准负载电流、接地端电流和输出端电流都

在额定范围内。

图1.5AD586负基准接线图

图15AD586负基准接线图

问：容性负载是怎么回事？

答：许多基准带有输出放大器，当接上大的容性负载工作时，输出会变得不稳定并且可能振荡。因此为了

减少噪声，在基准输出端接上（儿个UF或更大）的大电容是不妥当的，但1〜10nF的电容常常是允许的,

有一些基准（如AD588）有减少噪声端，电容可以安全地接上去。假如提供强制检测端，在容性负载条件

下有可能改善回路动态特性。为弄清楚，清查阅产品说明和咨谕制造厂家应用工程师。即使电路是稳定的,

使用大的容性负载也是不合理的，因为这样会使基准导通时间增加。

问：电源一接通，基准能立即导通吗？

答：决不是这样。在许多基准中驱动基准元件（齐纳管或带隙基准）的电流是从稳定输出中分流出来的。这

种正反馈增加了直流稳定性，但却产生•个阻制启动稳定的“断”状态。芯片内部电路为了解决这个问

题并且便于启动，通常设计成吸收接近最小的电流，所以许多基准要稍微慢一点才能达到指标（一般需要

1~10ms）,有些基准确实给出了比较快的启动特性，但也有一些还是比较慢的。

假如设计师需要在电源接通后要求基准电压能非常迅速地应用于电路中，就要挑选具有足够快的导通特性

的基准，并且应使降噪电容（noisereductioncapacitance）最小。为了使系统省电，基准导通延迟可能

会限制数据转换系统选通供电的机会，即使基准位于转换器芯片内部，这个问题仍然应该考虑。另外考

虑转换器的电源起动特性在这种系统中也是同样重要的。

高精度的基准在电源接通后，芯片达到热稳定之前可能需要一个额外的热稳定周期并且使得受热所引起

的失调达到它们的最终稳定值，这种影响在产品说明中将会给出，一般不超过几秒钟的时间。

问：能否使用高精度基准来代替内部基准使转换器更准确？

答:不必要。例如常规的AD574的换代产品——高速AD674B出厂调整好的校准误差为025%（±10LSB）,

它带有内部基准准确度在±100mV（l%）以内。因为10V的025%为25mV,所以满度为10000V+

25mV。假如一个具有居的AD674B,出厂调整时，用增加1%增益方法使满度成为10000V调整到高的

内部基准（10IV）,倘若把精确度基准为1000V的基准AD588接到AD674B基准的输入端，满度就变

为10100V,误差是原来指标中最大误差的4倍，所以这种做法是不必要的。

时间基准

问：你为什么说系统的时钟是•种基准？

答：这个说法并不是指对模数转换器所施加的转换时钟。原则上它用于数据采集系统的采样时钟。在这些

系统中，对于存储、通信、计算分析或其它处理需要对信号按照预定的间隔（通常是等间隔）重复采样。采

样时钟的品质是系统性能的一个限制因素。

问：晶体振荡器是非常稳定的，是吗？

答：晶体振荡器虽然具有很好的长期稳定性，但它经常产生短期的相位噪声。如果设计者不使用晶体振荡

器而使用RC弛张振荡器（如555或4046）也会导入相位噪声。弛张振荡器有很大的相位噪声。

问：怎样才能保证采样时钟具有低的相位噪声？

答：在你的微处理器或数字信号处理器中不能使用晶体振荡器电路作为采样时钟源。在晶体振荡器电路中

尽可能不使用逻辑门电路。晶体振荡器通常是用逻辑门过激励晶体构成的，这不仅对长期稳定性没有好

处，而且会引入比一个简单的晶体管振荡器还坏的相位噪声。另外来自处理器的数字噪声，或者从集成

封装的其它门电路来的数字噪声（假设逻辑门用作振荡器）将作为相位噪声出现在振荡器输出端。

理想情况下，可使用•只晶体管或场效应管作为晶体振荡器和具有•个逻辑门的缓冲器。这个逻辑门和振

荡器本身具有去耦极好的电源。集成封装的门电路将不被采用，因为来白那里的逻辑噪声将对信号相位调

制（它们可以用在直流场合，但不能用于快速开关状态）。

假如在晶体振荡器和各种模数转换器的采样时钟输入端之间有一个分频器，要使这个分频器的电源与系统

逻辑分别进行去耦，以使电源噪声避开相位调制时钟。

采样时钟电源线应远离所有的逻辑信号线以防止来自引入的相位噪声干扰。同时它还应远离低电平模拟信

号线，以免使之恶化。

问：你已经告诉我不要使用处理器中的时钟振荡器作为采样的时钟源。为什么不能使用？因为这些信号之

间有一个恒定的相位关系，所以两者用同一振荡器不是很合理吗？

答：确实如此，但在这种情况卜.使用一个独立的低噪声振荡器驱动处理器的时钟输入和经过分离缓冲的采

样时钟分频器（虽然它们可封装在一起）常常是比使用处理器中的振荡器要好。在具有低采样速率中等精度

的系统中使用处理器内部振荡器才有可能，但要用图16核对。

问：一个采样时钟上的噪声问题究竟怎样严重?这个问题在有关数据采集系统的文章中很少见。

答：因为使用系统的限制因素是采样保持电路的孔径抖动，所以采样时钟的相位噪声往往被忽视。但假如

我们把系统作为一个整体考虑，那么孔径抖动恰恰是采样时钟链中总相位噪声的一个成分。最新的采样模

数转换器的孔径抖动的重要性比相位噪声的其它成分要小。

横度正弦波柏人频率(MHZ)

图L6采样时钟的总相位抖动对信量比或有效位数的影响

图16采样时钟的总相位抖动对信噪比或有效位数的影响

图16示出了采样时钟的总相位抖动对信噪比或有效位数(ENOB)的影响。这个抖动有效值为tph,它

由采样时钟振荡器相位抖动、当传输采样时钟经过系统时引入的相位抖动和模数转换器的采样保持放大器

的孔径抖动三者的平方和的平方根(rss)组成。图16的数据可能有一些不准确，因为它用来说明仅需

不太大的相位噪声便会使高分辨率采样系统性能变坏。

02压频转换器

问：应该怎样远距离传输模拟信号而又不损失精度？

答：对这个常见问题的最好解决方法是使用压频转换器(VFC)以频率形式传输模拟信号。VFC是利输出

频率与输入信号成正比的电路。通过光电隔离器、光纤链路、双绞线或同轴电缆和无线电链路在远距离传

输线路上传输频率信号使其不受干扰这是相当容易的，如图21所示。

传轴通道传输通道

“pEH也包时＞短,比工舞

VV

图2.1应用VFC远距离传输模拟信号框图

图21应用VFC远距离传输模拟信号框图

如果要求传输的信息一定是数字量，那么只要把接收器做成为一个频率计数器，利用单片机很容易实现。

通过频压转换器(FVC)可以把频率转换成模拟电压，一般VFC经过适当接线都具有反转换，即FVC的功能,

常用于锁相环。

问：VFC如何工作？

答：VFC有两种常用类型：多谐振荡器式(如AD537)和电荷平衡式(如AD650),见图22.

(a)多谐振荡器式VFC

(b)电荷平衡式VFC

_n_r

S）多谐振荡器式VFC

图2.3电荷平衡式VFC的积分器输出波形

图23电荷平衡式VFC的积分器输出波形

多谐振荡器式VFC把输入电压转换成电流，电流要对电容器进行充电，然后通过比较器和触发电路对电容

器放电。用稳定的基准设置切换阈值电压，具有单位传号空号比（markspaceratio,简称MS）的输出

频率与输入信号成正比。

电荷平衡式VFC由一个积分器、比较器和精密电荷源组成。将输入信号加到积分器充电。当积分器输出电

压达到比较器的阈值电压时，电荷源被触发并且有固定的电荷从该积分器中被迁移。电荷放电的速率一定

与被施加的电压相一致，因此电荷源被触发的频率与积分器的输入电压成正比，见图23。

问：这两种类型的VFC的优缺点如何？

答：多谐振荡器式VFC简单、便宜、功耗低而且具有单位MS输出（与某些传输介质连接非常方便）。其缺

点是精度低于电荷平衡式VFC,而且不能对负输入信号积分。

电荷平衡式VFC比较精确，而且负输入信号也能对输出有贡献。它的缺点是对电源要求较高，（输入端通

常都是运放的反相输入端）具有低的输入阻抗，其输出波形为脉冲串而不是单位MS方波。

问：在VFC中最重要的误差有哪些？

答：在大多数精密VFC中有三种误差：失调误差、增益误差和线性误差，而且它们都随温度变化。对于大

多数的精密电路其失调误差和增益误差都可由用户调整，但是线性误差则不能调整。然而（如果外接电容

选择适当，待后面介绍），VFC的线性误差在•般情况下都是相当好的。

问：如何调整VFC的增益和失调？

答：从原理上来讲，首先应该在零频率调整失调，然后在满度（FS）调整增益。但是实际上，在确认“零频

率”时会出现问题，因为VFC在此状态时根本不振荡。因此用一个小的输入信号（如0〜1%FS）来调整

失调，从而调到一个标称频率，接着在满度调整增益，然后重复上述步骤调整一、二次。

例如，假设所用的VFC在10V输入时，FS输出为100kHz。理想情况下，10V输入应该给出100kHz

输出，而10mV输入应该给出100Hz输出。所以失调应加10mV输入调整到100Hz输出。然后在10V

输入条件下调整到100kHz输出。但是由于增益误差对10mV失调调整稍有影响，因此，为了减小剩余误

差必须重复上述调整过程。

如果使用VFC时带有软件校准，通常引入一个精密的失调电压，以便确定VFC在“零输入”时对应的频率。

用微机测量在0V和FS输入时的VFC输出，计算失调电压和增益比例因子。必要时也可减少增益以便使

VFC不超过其最大额定频率，见图24。

图24VFC的增益与失调调整

问：当使用VFC时，需要什么样的电路保护措施？

答：除了精密模拟电路常用的保护措施（接地、去耦、电流路径选择、噪声隔离等）以外，使用VFC主要的

防护措施是选择电容器以及对输入和输出电路进行分离。

精密VFC所用的关键电容器（多谐振荡器式VFC用的定时电容器和电荷平衡式VFC用的单稳定时电容器）

都必须随温度变化保持稳定。另外，如果电容器有介质吸收，那么VFC会产生线性误差并且使建立时间变

坏。

如果电容器被充电、放电，然后开路，此时电容器可能恢复一些电荷，这种效应称作介质吸收（DA）。使用

这种电容器，会降低VFC或采样保持放大器（SHA）的精度。因此VFC和SHA都应该使用聚四氟乙烯或聚丙

烯电容器或者使用低DA的零温度系数陶瓷电容器。

VFC的输入与输出之间的耦合也会影响其线性误差。为了防止出现问题，还应遵守去耦规则和常用的布线

防护措施。在使用光电耦合时应特别小心，因为它需要大电流驱动（10〜30mA）。

问：如何构成频压转换器（FVC）?

答：有两种常用方法：一种方法是输入频率触发电荷平衡式VFC的单稳电路，用一只电阻器与其积分电容

器相并联；第：种方法是，将输入频率加到锁相环(PLL)的相频比较器上。使用任何一种类型的VFC都可

作为PLL的振荡器。第一种方法的基本原理图如图25所示。

图25用VFC构成FVC

在每个输入频率周期，电荷AQ传送到R与C构成的漏泄积分器。当达到平衡时，在每个周期内都有等量

的电荷必须泄漏掉。对于输入频率f,对应的周期T(=l/f),电荷以I=V/R平均速率泄漏，因此V=AQ•f•R。

虽然这个平均电压与电容C无关，但输出脉动却与C成反比。峰峰脉动电压AV由公式AV=AQ/C决定。

这表明脉动电压与频率无关(假设与输入周期有关的短时间内传送电荷Q)。这种类型的FVC的建立时间由

指数时间常数RC决定，根据RC可以计算出规定误差范围内的建立时间。

从上述公式可以看出，这种类型的FVC具有相互依赖的关系，所以不可能使其脉动电压和建立时间都能独

立地达到最佳。为了解决这个问题，我们必须使用锁相环(PLL),见图26。

频率输入一而质比较器|.低通旋波器――输出电压

IVCOJ

图2.6基本锁相环框图

图26基本锁相环框图

图26所示的PLL式FVC仅有一点不同于其它的PLL：常规PLL的压控振荡器(VCO)都是单片结构，但

不要求线性度，所以这里用带有线性控制的VFC来取代VCO。在伺服系统中，负反馈保持VFC的输出频

率等于其输入频率。FVC的输出电压，即VFC的输入电压，与其输入频率成精确的比例关系。

有关PLL系统的设计已超出本章的讨论范围，但如果使用4000系列CMOSPLL,4046,仅作为一个相位检

测器(因为4046中的VC0传递函数的线性度不太理想)，可用AD654VFC作为VC0按图27所示

住，为防化闩机.4周必那族

.伎到＜v2-3)v以F.

ffi2.7使用A1MS4作为VCO构成的银格环

图21使用AD654作为VCO构成的锁相环

接成FVC。

问：什么是同步VFC?

答：同步VFC是指线性度和稳定性都经过改进的一种电荷平衡式VFC。由外部时钟驱动的双稳电路取代了

原来的单稳电路。精密电流向积分器放电所用的固定时间等于外部时钟的一个时钟周期。

SVFC的其它优点是，当积分器输入电压达到比较器的阈值电压时（不是关键速率）并不开始放电，而是在

下一个时钟周期开始放电。SVFC输出与时钟同步，所以它很容易与计数器、微处理器等数字器件连接。

SVFC用于多通道系统是非常有用的，它可以消除多个非同步频率之间的相互干扰问题。

SVFC有两个缺点。因为输出脉冲与时钟同步，所以脉冲间隔不等并且抖动很大。这对于把SVFC用作模数

转换器的用户没有影响，但对于用作精密振荡器的用户却有影响。另外，时钟对比较器的电容耦合，当

SVFC在2/3或1/2FS处会产生注入锁相效应（injectionlockeffects）,在其输出频率的响应范围内

产生个很小的（1MHz时钟，18位分辨率会有4〜6位）死区。布线或结构设计不合理会使这种效应变坏。

尽管存在上述问题，由于取代定时单稳电路改进了SVFC性能，使其成为高分辨率VFC主要应用中的理想

器件。

问：可以实现同步FVC吗？

答：可以，而且具有很好的性能。最好使用可接成FVC的SVFC,而且时钟对这两种传输路径的两端可以

公用。如果对同步FVC的输入信号与时钟的相位不同，那么会产生严重的时序问题。这种情况只能利用外

部逻辑（两个D触发器）来建立正确的相位关系。

03高速比较器

问：为什么我不能使用高增益或开环结构的标准运算放大器作为电压比较器？

答：如果可接受的响应时间是几卜微秒，可以这样做。实际上，如果你再要求运算放大器具有低偏置电流、

高精度和低失调电压，那么选择运算放大器可能比大多数标准电压比较器更合适。但是由于大多数运算放

大器为了反馈稳定，都具有内部相频补偿，所以使其响应时间达到纳秒级是相当困难的。然而，低价格通

用比较器LM311的响应时间为200ns。

另外，运算放大器输出与标准逻辑电平不容易匹配。因为运算放大器没有外部箝位或电平转换电路，它作

为比较器工作时输出电压在正、负电源电压范围内有几伏的摆动，所以与标准TTL或CMOS逻辑电平不兼

容。

问：我的比较器产生振荡难以控制，为什么出现这种情况？

答：请检查一下电源旁路。印制线路板上即使几英寸长的电源线导电带都会产生不利的直流电阻和电感。

这样，当输出状态改变时产生的瞬态电流会引起电源电压的波动，通过地线和电源线把这种波动反馈到输

入端。所以在安装低漏电电容（01nF陶瓷电容）时应尽可能靠近比较器的电源引脚，以便在高速切换

期间使电容器作为低阻抗能量储存器。

问：我已经安装了旁路电容器，但是仍然不能解决高速比较器的振荡问题。现在应该怎么办？

答：可能是比较器的接地问题。一定要使接地引线尽可能短并且要接到低阻抗接地平面以减小通过引线电

感的耦合作用。尽可能使用接地平面，避免使用插座。产生振荡的其它原因可能是相对输入端的信号源高

阻抗和杂散电容所致。甚至是几千欧的源阻抗和几皮法的杂散电容都会产生难以控制的振荡。所以应该

缩短引线，包括示波器探头地线夹的引线。为得到最佳测试结果，应使用最短接地引线（小了25cm）

以使引线电感量最小。

问：我缓慢地改变比较器的输入电压，当它通过阈值电压时，我的比较器输出端似乎出现“震颤”。为什

么我从比较器的输出端得不到一个干净的转变波形？

答：比较器的高增益和宽频带通常是这个问题的根源。噪声不但被放大而且也像信号一样通过转变区，所

以噪声快速响应放大器输出，产生来回跳动。另外，比较器在转变期间其灵敏度(即增益)比较高，由于反

馈增加从而引起振荡。如果有可能，对信号进行滤波以减小伴随的噪声。

为了克服噪声还可以利用滞后特性，类似齿轮系中的间隙，在输出状态翻转之前对输入变化要求有一定的

余量。例如，AD790,输出由高到低转变之后，其内部的滞后特性要求输入电压(正输入)增加500uV才

产生由低到高的转变。

问：如果我的比较器内部不带延迟电路，能否外加？

答：可以。利用外部正反馈。这样做使比较器输出端的一小部分送回到正输入端。这种方法的简单接线如

图31所示。从低转变点(LTP)到高转变点(UTP)的延迟后电压取决于反馈电阻RF,源阻抗RS,输出低

电平VL和输出高电平VH。其中低转变点和高转变点由下式决定：

VLXRSRS+RF和VHXRSRS+RF

WX肃屏和-X冷心

图3」比较器外接延迟电路

图31比较器外接延迟电路

图32示出由于比较器外接延迟电路可以“清理”比较器的输出波形。图32(a)示出的是没有延迟

电路的双极性输出的比较器输出波形。当三角波输入(波形A)通过转变点(地)时，比较产生强烈振荡(并

且把振荡的一部分耦合到地和信号源)。图32(b)示出的是外接5mV延迟特性的同一比较器的响应波形，

可以看出转变点比图32(a)干净得多。

xS比救越箱出

HH«JV峥峥但三册流

±5V比较器输出

UH.IV弊”值一：角渡

图I2延迟电路有助于清理比较器推出波影

图32延迟电路有助于清理比较器输出波形

外部延迟电路存在的问题是输出电压取决于电源电压和负载。这说明延迟电压可根据不同的应用而改变。

虽然这会影响分辨率，但这不是主要问题，因为延迟范围一般很小，而且允许有计算值2或3倍(或更多)

的安全裕度(safetymargin)。更换几个比较器可有助于相信这种安全裕度。还应注意，不要使用线绕电

阻用于反馈，因为它产生的电感会带来麻烦。

问：传播延迟和传播延迟离差两者之间的差别如何？这两项技术指标哪一个更重要？

答：传播延迟是指从输入信号跨越转变点到比较器输出状态真正翻转所需要的时间。传播延迟离差是传播

延迟的变化作为过激励电平的函数。如果在自动测试系统中的引脚驱动电路中使用比较器，那么传播延迟

离差将决定其最大边缘分辨率(edgeresolution)。相反，可以把传播延迟看作固定的时间偏移，所以可

用其它方法进行补偿。

问：我有个+5V电源并且不想外加电源。我能否在单电源情况下使用比较器？

答：可以。但是为建立一个阈值电压，使用一个在器件共模范围内旁路性能充分稳定的基准源。该信号幅

度也要相对这个基准源。

问：有时会遇到比较器出现意想不到的现象。产生这个问题的原因是什么？

答：请检查一下输入信号的共模范围。与运算放大器不同，它的两个输入端的工作电压通常具有相同的

水平。而比较器的两个输入端具有很大的差分电压摆动。如果两端输入电压超过器件规定的共模范围(甚

至在规定的信号范围以内)，比较器可能错误响应。为了使比较器正常工作，一定要保证两端输入信号不

超过比较器规定的共模范围。例如，AD790差分输入信号范围为土VS,但其共模范围为-VS至(+VS-2)。

问：当比较器离线时，为了减小漂移，你能提供个自动调零电路吗？

答：试验电路如图33和34所示。在校准方式时，输入断开，比较器的正输入被切换到接地端。比

较器接入•个带有•对极性相反的低压源的环路，这两个低压源根据该比较器的输出状态交替地对•个缓

冲电容器充电。如果比较器的负输入端高于地电位，那么比较器的输出将为低，1UF缓冲电容器将被接

到负电压源(-365mV),从而使缓冲放大器输出电压将斜坡式下降直到低于比较器的正输入端(接地)电位

为止，即正延迟和偏移，此时比较器翻转。如果比较器的负输入端低于地电位，那么比较器的输出将为高,

缓冲电容器将被接到正电压源（+365mV）,缓冲放大器输出将斜坡式上升。在最终状态，（当斜坡或变化超

过延迟电压时）每次比较器翻转，电流的极性都改变，因此电容器电压平均为缓冲器和比较器的失调电压。

在校准周期结束时，结型场效应管（JFET）输入开关被断开，缓冲电容器充电电压等于比较器和缓冲器的失

调电压土延迟电压。同时，校准信号变低，禁止极性开关的反馈并且使比较器的输入信号接到比较器的输

入端（2脚）。

比较出

电压

AD79U负贷入洋

SVpt!ph

三角披（5kHz）

AD790正输入第

图33比较器输出、缓冲器输出和比较器输入

•

采A

S3.4在校准周期期间自动调零比较器总体给出偏移

图34在校准周期期间自动调零比较器总体输出偏移

04运算放大器

问：为什么有这样多不同类型的运算放大器？

答：因为在不同的应用中有这样多的重要参数，还因为不可能使这些参数同时都达到最佳。所以运算放

大器可以根据速度、噪声（电压噪声、电流噪声或两者）、输入失调电压和漂移、偏置电流和漂移及共模

电压范围进行选择。与电源有关的其它选择因素还包括：输出功率、功耗、工作电压、环境温度范围和封

装形式。不同的电路结构和制造工艺可对不同的性能参数进行优化。

问：运算放大器在结构上有共同点吗？

答：有。大多数类型（电压输入）运算放大器都有三级结构，第一级是带有差分输入和差分输出的输入级,

具有高共模抑制；第：级是带有差分输入和单端输出的增益级，电压增益很高，一般具有单极点频率响应;

第三级是输出级，通常具有单位电压增益，结构框图如图41所示。

图电压输入运算放大器结构框图

图41电压输入运算放大器结构框图

问：运算放大器在结构上有哪些不同点？

答：运算放大器在基本结构上有许多不同点。最主要的一点是输入级的结构。输入级几乎都是长尾对结构

（一对放大器接成图42所示的形式），但器件的选择对运算放大器输入参数的影响至关重要。为了避免

对某种半导体器件的倾向性，这里给出的是热阴极电子管图，因为目前的热电子器件一般都不采用集成电

路芯片构成输入级，而只有单片运算放大器才具有由双极型场效应管（FET）构成的输入级。

由双极型晶体管构成的长尾对式差分放大器如图43所示。它的主要特点是噪声很低并且适当调整后失

调电压也很低。另外，如果输入级的失调电压调整到最小，那么一定会有最小的失调漂移。它的主要缺点

是受晶体管的发射极电流和基极电流比例的限制。另外，如果发射极电流对输入级足够大以便有合适的

带宽，那么基极电流（从而也使偏置电流）也要相当

图4.2由热阴极电子管构成的“长尾对”差分放大器

图42由热阴极电子管构成的“长尾对”差分放大器

图4.3简单的双极型晶体管构成的差分放大器

图43简单的双极型晶体管构成的差分放大器

大（通用运算放大器为50〜1000nA,高速运算放大器高达10uA）。

反相输入端和同相输入端的偏置电流都是单极性的并且匹配得很好（两者之差称作失调电流），其中偏置电

流较小的一路随温度增加而减小。在许多应用中，使用精密匹配电阻进行补偿来提高偏置电流。图44

示出一个偏置电流补偿电路，其中同相输入端偏置电流经过电阻RC（称作偏置补偿电阻）。RC用来补偿反

相输入端偏置电流通过电阻R2时产生的压降。RC的标称值应该等于电阻R1与R2的并联值，调整RC将

非零失调电流引起的误差调至最小。这种偏置补偿仅当偏置电流匹配得很好的情况卜才是有用的。如果

匹配得不好，偏置补偿电阻居然会引起误差。

如果规定的双极型输入级没有这么大的偏置电流，那么运算放大器的设计者可以采用不同形式的偏置补

偿（见图45）。虽然采用相同的长尾对，但每个基极所需要的主要电流都是由芯片内一个电流源提供

图4.4偏置补偿电阻可使偏置电流误差减至最小

图44偏置补偿电阻可使偏置电流误差减至最小

I,

净偏

净偏#电流可按

6任.敬方向就动

图4.5偏置扑偿双极型输入级

图45偏置补偿双极型输入级

的。这样可使外部偏置电流减小到10nA以下，不影响失调、温漂、带宽或电压噪声，而且偏置电流随温

度变化很小。

这种结构的输入级有两个缺点：一是电流噪声增加；：是外部偏置电流匹配得不好（实际上，当芯片温度

变化时，偏置电流可沿相反方向流动或改变极性）。对于许多应用来说，这两个缺点根本不算毛病。实际

上，一种最常见的低失调运算放大器0P07就属于这种结构，同样OP27,OP37和AD707,它们

的失调电压都仅为15NV。当运算放大器产品说明中明确给出双极性偏置电流（例如±4OnA）时，常

常认为这种类型的放大器是偏置补偿放大器。

在甚至几个纳安（nA）的偏置电流都不允许的情况下，通常用场效应管取代双极型晶体管。在过去，MOSFET

对运算放大器的输入级还存在一定的噪声，尽管现代半导体工艺正在克服这个缺点。另外还因为MOSFET

失调电压也相当高，所以为了制造高性能低偏置电流的运算放大器，使用结型场效应管（JFET）作为输入级。

典型JFET运算放大器输入级原理图如图46所示。JFET的偏置电流与流过器件的电流无关，所以甚

至宽频带JFET放大器可能有很低的偏置电流（几十皮安是常见的），而且AD549在室温条件下保证偏置电

流低于60fA（每3us一个电子）。“在室温”这个条件是很重要的，此时JFET的偏置电流等于其栅极

二极管的反向漏电流，而且硅二极

图&6JFET运算放大瓶输入级原理图

图46JFET运算放大器输入级原理图

管的反向漏电流随温度每增加10°C大约增加一倍。JFET运算放大器的偏置电流随温度变化并不稳定。

实际上在25〜125°C温度范围内，JFET运算放大器的偏置电流能增加到1000倍以上（这对于MOSFET运

算放大器同样适用，因为多数MOSFET放大器的偏置电流等于其栅极保护二极管的漏电流）。

JFET放大器的失调电压虽然在制造期间进行了调整，但是最小的失调不一定对应最小的温度漂移。因此，

JFET运算放大器的电压失调和漂移应该分别调整，这样调整的结果要比最佳双极型放大器的电压失调和

漂移数值稍大一点（最佳JFET运算放大器的电压失调和漂移典型值分别为250uV和5uV/°C）。但是

ADI公司最近研究出一种新的专利调整方法，预期新一代的JFET运算放大器将会得到极好的结果。

因此我们可以看出，运算放大器的失调电压、失调电压漂移、偏置电流、偏置电流漂移和噪声之间存在着

相互权衡的关系，而且选择不同的输入结构具有不同的输入特点。表41比较了三种常见运算放大器输

入结构的特点。

我们还应注意到以AD705为代表的另一类运算放大器，它采用超8双极型FET（BiFET）工艺，它既具有低

失调电压和低失调电压漂移，又具有低偏置电流和低偏置电流漂移。

问：用户还应该了解运算放大器哪些其它特性？

答：JFET运算放大器常遇到的•个问题是倒相问题。如果JFET运算放大器的输入共模电压太靠近负电源,

那么反相输入端与同相输入端的作用颠倒，即负反馈变成正反馈，并且电路可能闩锁。这种闩锁不一定具

有破坏性，但是要恢复正常必须关断电源。图47示出了电路未出现闩锁情况下的这种倒相作用。使用

双极型放大器或用某种方法限制信号的共模范围可避免这种倒相问题。

表41运算放大装输入级特慢比较

简单儡置朴偿FFT

双极型双极型输入级

失调电压低低中等

失调电压漂移低低中等

偏置电流高中低-很低

偏置匹配优良X?中等

（电流可反向）

儡置电流潦移低低每增加1OX：

偏流加倍

噪声低低中等

表41运算放大器输入级特性比较

简单双极型偏置补偿双极型FET输入级

失调电压失调电压漂移偏置电流偏置匹配偏置电流漂移噪声低低高优良低低低低中差（电流可.反向）低低

中等中等低-很低中等每增加10°C偏流加倍中等

图4.7当输入接近负电源电压时出现的倒相

图47当输入接近负电源电压时出现的倒相

如果输入信号比相应的运算放大器的电源电压更正或更负，那么在双极型和JFET运算放大器中都会出现

较严重的闩锁。如果输入端比+VS+07V更正或者比-VS-07V更负，那么电流可能流过通常被偏置截

止的二极管。这样同样可以导通由这个运算放大器的某些扩散作用形成的晶闸管（SCR）,使电源短路从而

使器件损坏。

为了避免这种破坏性闩锁现象，重要的是防止运算放大器的两个输入端电压超过电源电压。在器件导通

期间可能产生严重的后果：如果在接通电源电压之前对运算放大器加输入信号，那么当接通电源时可能立

即损坏运算放大器。不论什么时候出现危险，不论是超过电源电压，也不论是运算放大器接通电源之前加

输入信号，处于危险状态的两个输入端为防止出现闩锁，都应该用二极管箝位（最好使用快速、低正向电

压的肖特基二极管）。为防止二极管电流过大还需要接限流电阻（见图48）。

图4.8防止闩锁保护电路

图48防止闩锁保护电路

这个保护电路本身也会带来问题。上述二极管的漏电流可能会影响该电流的误差估算。如果使用玻璃封装

的：极管，并且将其暴露在荧光环境"那么由于光电效应，其漏电流会以100Hz或120Hz频率被调制，

从而会产生交流声及直流漏电流。限流电阻的热噪声可能更加损坏电路的噪声特性，而且流过限流电阻

的偏置电流可能使失调电压明显增加。所有这些影响，在设计这种保护电路时都应该考虑。

05数模转换器

问：我最近看到一份关于低价格16位、30MSPS数模转换器(DAC)的产品说明。经过检杳发现其微分线性

误差(DNL)仅达到14位的水平，达到满度阶跃0025%(12位)时的建立时间为35nsi/286MHz。请问

这种器件是否最好仅达到14位、28MSPS水平?如果这种DAC仅达到14位的单调性，那么最低两位好像

不起作用。为什么产生这种结果?我又怎样验证接线无误呢？

答：这里的问题很多，让我们逐一说明，首先从最后一个问题开始。你可以通过实验来证实第15位和第

16位接线正确，当输入数字量为00…00,00-01,00…10和00…11时•，观察输出端产生非常好的4等

级阶梯波，其中每个阶梯波的高度对应满度值的1/65536。你能够看到，输入的阶梯波高度经过一段时

间在00…00与00…11之间摆动，或者在某个更宽的范围内看到更详细的摆动，这些是非常有用的。这正

是分辨率技术指标的关键所在，它表明这种DAC对于16位数字量表示65536个输入码具有输出对应216

个不同电压值的能力。

对于要求既能处理强信号又能处理弱信号的系统，一般需要足够大的动态范围。一个典型的实例就是早期

光盘唱机上所用的DAC。这种DAC虽然有16〜20位的动态范围，但是却只有大约14位的DNL。这种表示

数字输入的不准确程度远没有动态范围足够宽更为重要。动态范围应该远大于光盘记录的音频范围，并且

在重放时，不论是强音或柔声都应有很小的音频噪声。正是由于这种DAC的价格很低才为光盘唱机所接受。

一个16位的DAC之所以称为“16位DAC”是由于其分辨率所致，而分辨率又与其动态范围密切相关。动

态范围是指DAC可分辨的最大信号与最小信号之比。因此动态范围又取决于噪声大小。在理想的ADC或

DAC中无法消除的噪声属于量化噪声。

问：什么是量化噪声？

答：一个理想的n位DAC呈锯齿波形的量化噪声是指按线性增长的模拟量值与其对应的按阶梯形增长的数

字量之间的差值。量化噪声的有效值是量程(即峰峰值)的"(2n+13),或-(602n+1079)dB,即位

丁峰峰值之下。对于正弦波输出信号，如果用峰峰值表示DAC的量程，那么其有效值是量程的2/4或-9

03dB«因此一个理想的n位DAC的满度信噪比可用dB表示为602n+l76dB

由于模拟信号的改变是通过许多量化阶梯产生的，所以与其伴随的量化噪声就像“白噪声”一样附加在模

拟信号上。在DAC实际应用中，构成电路的所有器件产生的总量化噪声限制了能检测最小信号的幅值，总

噪声是按照各个器件的量化噪声平方和的平方根(rss)形式合成的。

问：我还是担心DNL这项指标。一个DAC如果只达到14位DNL,是否意味着它不可能达到16位的单调性？

换句话说，是否它的最低两位对总准确度影响不大？

答：确实如此，然而是否值得担心要看应用情况。如果你的仪器在应用中确实需要16位分辨率，全部编

码的准确度都达到1/2LSB并且达到规定误差带1LSB的满度建立时间为3125ns（将在后面作简要讨

论），那么这利FAC确实不合适。但是，正如前面介绍的例子，如果你实际上只需要16位动态范围来处

理小区域的精细结构，那么你不必要求总准确度很高。如果既考虑价格便宜又要求总准确度很高，那么实

际上是很难办到的。

关于DNL在信号处理应用中需要考虑的问题是：（1）由DNL引起的噪声能力；（2）DAC产生的信号类型。让

我们考虑一卜.这两个问题是如何影响其性能的。

在多数情况卜.，DAC的DNL只在其传递函数中的一些特定点处出现。这种误差作为杂散信号出现在DAC的

输出信号中，从而降低了其信噪比。如果这些杂散信号很强，致使它与有用信号无法区分，那么这种DNL

就是太大了。评价DNL的另一种方法就是利用好码数量与坏码数量的比率，坏码数量多表明DNL大。这就

是信号类型的重要性。

DAC的应用场合不同，可能关心其传递函数的区域也不同。例如，假定这种DAC既能产生很大的信号又

能产生很小的信号。当信号很大时，DNL引起的误差占有的比例很高。但是在许多应用中，由于信号本身

很大，其信噪比仍符合要求。

现在考虑信号很小的情况。在这种情况下DNL出现在小信号传递函数的实际区域可能很小。实际上，在特

定的区域内，由DNL产生的杂散信号的大小可以与DAC的量化噪声相比。当量化噪声成为决定信噪比的限

制因素时，16位分辨率与14位分辨率相比确实不同（相差12dB!）

问：好，我明白了为什么有这么多种类的DAC,为什么必须认真理解应用中的各项技术指标。实际上，产

品说明或许给出许多典型的工作特性曲线，但难以提供真正有用的信息。那么建立时间是怎么回事？

答：DAC的更新速率取决于数字输入电路能接收新输入信号的速率，而建立时间是指模拟输出电路能达到

规定的准确度水平所需的时间。通常输入满度数字阶跃信号，从数字输入变迁50%处开始•直到达某个规

定的误差带（一般为±1/2LSB）所需要的时间。

正像准确度一样，对不同应用场合的时域特性要求差异很大。如果要求转换中的总准确度和满度阶跃，那

么对建立时间的要求将会很高（例如CCD图像数字化仪中的失调修正）。与此相反，在波形合成应用中，•

般要求采样之间的步长很小。坚实的应用基础表明，连续采样中的满度步长意味着以奈奎斯特速率（采样

速率的一半）进行采样。在这种情况下，想要设计种有效的抗镜像滤波器（antiimagingfilter）是极

其困难的。

鉴于上述情况，用于波形重建和许多其它应用场合的DAC必然要使用过采样。对于这种采样方法不需要满

度建立时间。正是利用了这个特性，过采样方法不但准确度能满足要求，而且采样速率也超过满度指标的

规定。

附：关于信噪比公式的推导

v

因为正弦波信号有效值Vm=1受，

其中V”表示峰峰值锯齿波量化噪声有效值

Ng——三LSB

2/3

、位DAC的量程（峰峰值）为2'LSB

所以DAC的量化噪声与量程之比：

N,g1

LSBX」r

2°LSB2»+>C

201ogio舟亍,|

--(6.02N+10.79)dB

DAC的有效值Vg与其量程之比：

N™.Vp.py17T

丁

=201og,o1---

因此，DAC的信噪比公式;

201cgM=20k>g［

=201og

=-9.03dB[-(6.02nH-10.79)]dl

-(6.02n4-l.76)dB,即

201og10(6.02n+1.76)dB

06SA模数转换器

问：我想使用£△ADC,但是有一些问题。因为它与以前我所用过的转换器似乎有明显的差别。当着手

设计抗混叠滤波器时，我首先耍考虑哪些问题？

答：过采样转换器的主要优点是防止混叠所需要的滤波变得十分简单。为了弄清楚为什么会这样，以及对

滤波器有些什么限制，首先，让我们看一卜.这种转换器所使用的基本的数字信号处理方法。为了设计抗混

叠滤波器，我们把XAADC看作一种常规的高分辨率转换器，以远高于奈奎斯特采样速率进行采样，

其后还跟一个数字采样抽取电路（decimalor）和数字滤波器。进入数字抽取电路的输入信号是一种与噪声

整形传递函数无关的1位位流（1-bitserial）.

对输入信号以调制器输入采样速率Fms进行采样，Fms比两倍的最大输入信号频率（奈奎斯特串行位

速率）还耍高得多。图61示出的曲线可以看作是抽取滤波器的频率响应。其中在fb和Fms-fb之间

的频率成分大幅度衰减，因此可以使用数字滤波器来滤掉转换器频带范围内［0,Fms-fb］而又不包括

有用带宽［0,fb］的所有信号。但转换器不能区分是频带［0,土fb］范围内呈现的输入信号，还是［kF

ms,土fb］范围内呈现的输入信号（其中k为整数）。通过采样处理把在［kFms,±fb］范围内的任何信

号（或噪声）都混叠到有用频带［0,fb］内。只能以数字采样方式工作的采样抽取滤波器对衰减这些信号无

能为