数字电子技术试卷及答案九_第1页
数字电子技术试卷及答案九_第2页
数字电子技术试卷及答案九_第3页
数字电子技术试卷及答案九_第4页
数字电子技术试卷及答案九_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

一、数制转换(10):2=(原码反码=()补码原码反码=()补码1)、同步计数器是指——的计数器。a)由同类型的触发器构成。b)各触发器时钟端连在一起,统一由系统时钟控制。c)可用前级的输出做后级触发器的时钟。d)可用后级的输出做前级触发器的时钟。2)、已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3做进位,则其周期和正脉冲宽度是——。a)10个CP周期和1个CP周期。b)10个CP周期和2个CP周期。c)10个CP周期和4个CP周期。d)10个CP周期和8个CP周期。3)、若四位同步二进制计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为——。4)、若四位二进制加法计数器正常工作时,由0000状态开始计数,则经过43个输入计数脉冲后,计数器的状态应是——。5)、在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是——。a)状态转换图b)特性方程c)卡诺图d)数理方程三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式(10)四、用卡诺图化简法将下列逻辑函数化为最简与或形式(10)),给定约束条件为:m3+m5+m6+m7=02五、证明下列逻辑恒等式(方法不限10)(2)、(A+C)(B+D)(B+D)=AB+BC六、试用四位并行加法器74LS283设计一个加/减运算电路。当控制信号M=0时它将两个输入的四位二进制数相加,而M=1时它将两个输入的四位二进制数相减。允许附加必要的门电路。(74LS283:输入变量A(A3A2A1A0)、B(B3B2B1B0)及CI,输出变量S(S3S2S1S0)及CO)(15)七、对某同步时序电路,已知状态表如下表所示,若电路的初始状态Q1Q0=00,输入信号波形如图所示,试画出Q1、Q0的波形(设触发器响应于负跳变)(15)。XQ1n+1Q+1/Z01CPX八、在图所示的权电阻网络D/A转换器中,若取VREF=5V,试求当输入数字量为d3d2d1d0=0101时输出电压的大小(15)。3一、数制转换(10):2=(2=(2=(补码补码二、选择填空题(15)答案:1)b2)b3)c4)b三、答案(10):(2)、Y=AC+AD+AEF+BDE+BDE 四、答案(101)、Y=B+D+C(2)五、答案(10用公式法或卡诺图法以及其他方法证明均可。六、试用四位并行加法器74LS283设计一个加/减运算电路。当控制信号M=0时它将两个输入的四位二进制数相加,而M=1时它将两个输入的四位二进制数相减。允许附加必要的门电路。(74LS283:输入变量A(A3A2A1A0)、B(B3B2B1B0)及CI,输出变量S(S3S2S1S0)及CO)(15)A3A2A1A0B3=1B2=1B1=1B0=1M答案(15):首先实现反码求法:当M=0时,取原码;M=1时,取反码,于是可用异或门实现。同时,当M=1时,CI=1,从而实现反码加1等于补码的逻辑。A3A2A1A0B3=1B2=1B1=1B0=1M4七、答案(15):根据已知的状态表和输入信号X=011001,该电

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论