基于STS8200测试平台LED驱动芯片测试方案设计

-·1绪论1.1课题背景1.1.1背景与意义LED具有许多环保特点，例如效能高、响应快、寿命长等[1]同时也随着时间的推移，LED的性能越来越好，生产成本也逐渐下降，荧光灯和白炽灯也被逐步替代。与此同时，高集成度、高恒流精度及高功效的LED驱动芯片成为了当下集成电路领域的一个热点。LED作为半导体器件特性敏感，具有负温度特性，需要LED驱动电源同时也叫作驱动器在LED应用过程中对LED进行保护以起到稳定使其正常工作的作用。LED半导体器件对LED驱动电源的要求十分苛刻，LED并不像普通的白炽灯泡那样，它可以直接使用220V交流市电。但LED是低电压驱动，所以必须要设计复杂的电压变换电路，来用于不同用途的LED灯，同时也要配备各种型号的电源适配器[2]。LED驱动器是一种电源调整电子器件，它可以驱动LED发光或使LED模块组件正常工作的。LEDPN结的导通特性决定了它能适应的电源电压和电源电流变化范围不是很宽，因此电压或电流稍有偏差就可能产生LED发光效率严重降低、无法发光、使用寿命缩短甚至烧毁芯片等后果。LED驱动器是在现行不适合直接供给LED的工频电源和常见的电池电源的情况下，驱使LED工作在最佳电压或电流状态下的电子组件[3]。本次用到的LN25XX系列LED驱动芯片，有两种控制模式。一种是固定频率模式，一种是平均电流控制模式[4]。而我课题主要是运用到平均电流控制模式的LN2556NR芯片。STS8200是为满足大模小数类芯片测试需求而设计的测试系统，它可以让我们了解芯片功能是否正常，以及筛除晶圆中的故障芯片。STS8200用先进且合理的设计；精度优良的同时也具有出色的稳定性；配置灵活、扩充能力强大等能力为客户创造出了相较于其它同类系统来说难以达到的高性价比。本次课题则是在STS8200测试平台上对LED驱动芯片进行测试，读取芯片输出响应的功能，以此来检测芯片性能的优劣。1.1.2集成电路产业集成电路产业链涵盖了以设计、制造、测试和封装为主体的许多产业。自20世纪70年代起，中国的芯片（IC）测试的技术与系统的研发就已经开始了发展。在经过近40年的努力后，我国的集成电路产业从无到有，由硬件制造到软件开发再到系统集成，我国集成电路产业取得了飞速的发展。目前，我国已经形成了以专业研究机构和测试企业为主体，着力于分布在全国重点省份以及科研机构的广大群体。现如今，中国已经成为全世界第二大集成电路产业市场。就集成电路的产业结构上来看，大体可分为集成电路设计、集成电路制造以及集成电路封装测试这三部分。近些年来，在集成电路行业整体规模得到较大扩张的同时，国家也推动了设计、制造、封测的子行业的共同发展。同时集成电路的产业结构也在不断优化，作为集成电路产业链中比重最大的一环，附加值较高的设计环节的销售额占集成电路行业总销售额的比例稳步提高。现在，中国半导体行业已走向绿色节能高效的产业化的发展之路，集成电路产业链中测试行业的地位也与之凸显，因为测试往往伴随着集成电路设计、生产、封装的整个过程。1.2集成电路测试传统的集成电路测试分为四个阶段，它包含了测试故障的覆盖率和测试效率两个关键因素：1、设计验证测试（DesignVerificationTest）：第一阶段主要进行特征分析，测试电路设计的可行性、可靠性、以及产品的性能参数。2、晶圆测试（ChipProber）：第二阶段是测试可通过操作自动测试探针台和集成电路测试仪等设备来实现[5]。3、成品测试（FinalTest）：第三阶段是测试项目较多的在封装完后进行的对芯片功能测试，，通常使用自动分选机（Handler）和集成电路专用的测试机。4、可靠性测试（ReliabilityTest）：最后阶段是测试可靠性，可靠性主要是指集成电路对温度、湿度以及电压浪涌等环境的适应程度以及使用年限。IC测试设备在广义上被叫做ATE它的全称是AutomaticTestEquipment（自动化测设备），是一般由电脑来控制测试大量集合在一起之后的芯片的各项功能，因此它也是将硬件和软件结合的一项技术。产品芯片有两个最关键的测试节点：1.晶圆探针测试（Chipprobing简称CP）：ATE在这个阶段被称为探针台Probe。2.终测（FinalTest简称FT)：芯片封装完毕后进行测试。不同类型的芯片也有不同的测试方法与要求。芯片类型：模拟芯片（Analog)、数字芯片(Digital)、混合信号芯片（MixedSignal)、存储/高速总线类芯片等。测试一套芯片的系统包括负责抓取放置在测试槽上的被测芯片的Handler，测试的机台(tester)，探针测试所用的PCB板卡(loadboard（DIB）/ProbeCard)，测试用的软件。测试系统的一般工作流程：首先测试机台首先会按照测试程序的要求生成一组简单的信号组成一个TestPattern输入到被测试的芯片中，之后芯片按照输入信号和自身的功能发射输出数值到ATE机台，机台将把芯片与预先编入的测试标准输出值进行比对，数字符合后则通过（Pass），不通过则为失败（Fail）。标准是有容差值的也就是误差。不过在这个可接受误差区间内，还能继续做分类测试（binnings）来对产品进行进一步的分级。通过变换不同的电压、电流和时序等参数测试芯片，随后进行特征（characterization）和排障（debugging）的工作。1.3课题研究的主要内容通过本课题的设计，在STS8200测试平台，根据LED驱动芯片的测试原理，设计测试电路，编写程序，测试板的外围焊接，从而完成相应芯片的测试：1．根据STS8200操作手册，熟练掌握机台的操作；2．根据手册，学会在STS8200平台，用C++语言编写相对应的测试程序；3．根据芯片原理搭建测试电路图，设计测试板；4．在STS8200平台用编写的程序完成对测试板的调试；5．根据测试规范，记录数据，对比测试规范，记录芯片功能是否正常，分析并解决可能出现的问题。1.4研究方法通过南麟企业的实习，在大量零件实作和实际测绘的基础上搭建测试电路，进行一个焊接和初步测试；如果通过测试，再根据电路图绘制PCB板，接着通过编程C++语言、实际测试的方法进行研究。图1.1技术路线

2芯片介绍2.1产品概述LN2556的外围电路简单，它采用适用于8-100V全电压范围的非隔离式恒流LED驱动芯片的自主知识产权的VFPWM持续工作模式[6]。LN2556的主要用途为电动自行车车灯照明。LN2556的工作频率为160K，它采用了使用较小值的电感，可以有效节省整机空间PWM工作模式[7]，LN2556通过对悬空为高亮模式、接高为1/2电流是低亮模式的MODE端口进行控制实现二功能切换。表2.1和表2.2是LN2556的最大极限参数和电学特性参数。表2.1最大极限参数项目符号极限范围单位电源端口耐压值VDD-0.3—7VCS,MODE,耐压值Vio-0.3—6VDR输出电压VDR-0.3—VDDV电源端口电流IVIN1—20mA存储温度范围TSTG-40—150℃工作结温TJ-40—150℃ESDHBM模式-4000V表2.2电学特性参数符号项目条件最小典型最大单位VIN_clampVIN钳位电压-5.466.8VIUVVIN欠压工作电流50μAIIN静态工作电流VIN=5VGATEfloating0.30.50.7mAUVLOVIN欠压保护电压VINrising-4.0-V△UVLO欠压保护迟滞电压VINfalling-310mVRMODEMODE下拉电阻--80K-Ωfs工作频率-140160200KHzVCSCS端口电压--200mVVilim内部限流点--300-mVISDRDR端口源电流VDS=VDD-0.2V50--mAIDDRDR端口沉电流VDS=0.2V50--mA2.2产品特点1.宽输入电压范围：8V~100V；2.高效率：可达80%；3.输出电流范围：100mA~3.5A；4.160KHz开关频率；5.内置6V稳压管；6.平均电流工作模式；7.内置抖频电路；8.分为控制器版本与内置功率管版本[8]。2.3封装形式和引脚分配2.3.1封装形式LN2556芯片的封装形式分为SOT23-6L和ESOP8。2.3.2引脚分配SOT-23-6L(TOPVIEW)封装为6个引脚，1至6号引脚分别为VDD、GND、MODE、GND、NC、CS。如图2.1。图2.1SOT-23-6L(TOPVIEW)SOT-23-6L(双基岛)(TOPVIEW)封装为6个引脚，1至6号引脚分别为VDD、GND、MODE、GND、CS、DR。如图2.2。图2.2SOT-23-6L(双基岛)(TOPVIEW)ESOP8(TOPVIEW)封装为8个引脚，1至8号引脚为GND、VDD、NC、DR、CS、MODE、NC、NC。如图2.3。图2.3ESOP8(TOPVIEW)三种封装的引脚分配如表2.3。表2.3引脚分配及功能管脚管脚名功能ESOP8SOT23-6LSOT23-6（双基岛）416DR功率管的DRAIN端/功率管驱动端122，4GND地633MODE功能测试管脚241VDD芯片电源，内置6V稳压电路3，7，85-NC悬空脚565CS通过外接电阻到地来设置芯片的输出电流的取样位。

3STS8200介绍3.1STS8200系统概述STS8200是适用于大模小数类芯片的测试系统，该系统以卓越、有效的设计，极高的精度与稳定性、便捷的配置、优秀的扩展性等能力为客户创造了相比其它同类系统所难以达到的超高性价比[9]。系统的主要特点如下：PC端机通过PCI总线接口卡直接控制和管理测试主机，支持多种机械臂手、探针台等机械工作，支持StationA/StationB（两测试站乒乓）测试，支持TWIN工作模式，因此两测试站可独立测试不同器件品种。操作系统包含Windows7/XP/2000，语言编程有C/C++两种，灵活便捷的界面与操作设计让使用者更高效便捷操作。测试主机采用19寸标准主机柜，内置的两个13槽插件箱可插入多达26块硬件模块，大大增加了系统的拓展性。最大电压为±1000V，电流为±10A。各个硬件模块支持的最大16工位同步并行测试基于其可灵活配置的1/2/4/8/16工位工作模式。用户板使用3.5米的输出电缆连接（DutBoard），连接方式为四线开尔文，这种电缆长度以及连接方式可以保证被测器件端的测试精度和稳定性以及出色屏蔽性。3.1.1STS8200系统规格STS8200在不同的工作模式下系统规格也有所不同，它通常由包括电脑支架的电脑和测试主机两部分组成。如下为单测试站、乒乓测试模式系统规格：系统净重：100kg；系统尺寸：见图3.1。图3.1STS8200尺寸图3.1.2STS8200系统工作环境系统工作温度：10℃~30℃。系统工作湿度：20%~75%。3.1.3STS8200系统电性能指标系统电源要求：AC220×(1±10%)，50Hz。系统额定功率：1.8KW。系统保险丝规格：10A。系统开机瞬启电流：60A。

4LED驱动芯片测试方案设计4.1测试规范测试规范可以提升测试管理水平，保证测试质量。4.1.1测试项目和指标本课题用到的LN2556NR芯片将测试静态功耗、IOUT电流和稳压输出三个项目。静态功耗是指电路稳定时漏电流的功耗。在本次测试中，实际为无驱动时的功耗。其下限为3μA，上限为25μA。IOUT电流实际无法直接上电给源测试出的，而是需要先测试VOUT，再计算得出IOUT。其下限为47.5mA，上限为52.5mA。稳压输出，是S1断开，S2闭合，VIN加8V，测试VDD电压。其下限为5.6V，上限为6.8V。如表4.1。表4.1测试项目和指标编号测试项目下限上限单位1UVLO静态功耗(VDD=2.5V)325μA2IOUT电流47.552.5mA3稳压输出5.66.8V4.1.2测试注意事项GND的分离接法，确保功率回路电流不要给系统带来干扰。要求VIN电压不断电，且仅有一次电压上升过程，因此规范上给出的电压从2.5V，到5V再到8V。否则会触发内部的功能导致测试出错。测试结果不可超过其上下限。4.1.3测试方法根据测试规范：UVLO静态功耗：S1闭合，S2断开，VIN=2.5V，测试VIN流出的电流。CS电压测试及输出稳压测试：S1断开，S2闭合，VIN加8V，VCS电压和VDD电压。4.1.4测试操作流程打开主机电脑后，打开桌面上执行软件快捷方式后出现图4.1（a）的界面，输入用户名和密码即可进入控制平台的操作界面如图（b）。控制平台打开后会先进行开机预热，如图（b）中显示的“开机延时”等待条。预热完成后会进入图（c）的板卡自检界面，自检完成后点击退出即可。（a）登陆页面（b）开机预热状态（c）板卡自检界面（d）预测试界面（f）测试页面（举例）图4.1测试界面点击“工作站A”即可进入测试界面如图（d），点击“装载”，并在弹出的对话框中选择需要装载的程序，点击“打开”，进入该程序的测试界面图（e）。点击“单测”，可以单次测试产品，并显示测试数据。4.1.5测试规范样本书如图4.2是LN2556NR的测试规范，需要根据测试规范来设计LN2556NR芯片电路图。图4.2测试规范4.2外围电路设计4.2.1绘制电路图根据测试规范的测试项目和指标，可以绘制出LN2556NR芯片电路图，如图4.3。图4.3LN2556NR电路图LN2556NR测试电路图中：V1即为Vin，是电路中的源，在实际操作绘制PCB时，是绘制一个64PIN引脚用于连接STS8200测试平台，用平台上电给到板子。R1为1k电阻，用于计算Vdd电流，用Vin的电压减Vdd的电压，再除以电阻的阻值。R2为100Ω电阻，其目的是与肖特基二极管共同代替一个LED灯。R3为4Ω电阻，其目的是设置电流，便于进行测试。一般而言，电路中的电容都有以下作用：1）旁路将混有高频电流和低频电流的交流信号中的高频成分旁路滤掉的电容，被称做“旁路电容”。[10]。2）滤波在整流电路两端用以降低交流脉动波纹系数提升高效平滑直流输出的一种储能器件。滤波就是充电放电的过程[11]。而本测试电路的C1和C2都是4.7μF的电容，C1的作用是稳定电路中的Vdd端，防止电流过大。C2的作用是保护LED灯，防止电流过大直接击穿。L1为47μH的电感。电感的作用是通直流阻交流，在上电的过程中，电感同时也在放电，会影响电路中电流的大小，所以要选择稍微小一些的电感。由于LN2556NR芯片，内部在CS与DRV之间是有一个MOS管的，这样，电路回路就分为两种情况：1.当MOS管导通，DRV与CS内部导通，电路回路从Vin到S2，再通过发光二极管，再到47H的电感，此时电感正在存储电流，回路从DRV进来，再从CS出去，最后接地。2.当MOS管截止的时候，DRV与CS内部不导通，电路回路则是这样的：依然是从Vin到S2，再到发光二极管、47H的电感，但此时，DRV到CS内部这条路无法走通，所以就在电阻-肖特基二极管-47H电感-肖特基二极管这里形成一个回路，电感充当源，发光二极管持续放电。4.2.2焊接测试电路板当我们把电路图设计完成后就可以由自己搭建焊接测试电路板。从企业的角度出发，测试电路的设计是否正确，需要两步，先是由自己焊接搭建的板子，再是绘制PADS印制的PCB板。当测试电路板的电路正常、测试性能稳定，才可以进行下一步绘制PADS。也就是说，测试电路板的作用是验证电路正确，验证测试性能正常。测试电路板方案1如图4.4（a）。测试电路板方案2如图4.4（b）。图4.4（a）焊接板方案1图4.4（b）焊接板方案2方案1中，线路连接正确；器件部分中，连接CS端的电阻为1R。方案2中，线路连接正确，连线较短；器件部分中，连接CS端的电阻为4R，排布紧密。将方案1的测试电路板进行测试时，测试失败，无法测出电路数据。由于方案1失败，进行了一些改进，得出了方案2。而方案2的测试电路板测试成功。对比方案1与方案2，发现几个问题：1.方案1的连线较长，使得电路不稳定；而方案2的连线很短，使电路稳定。2.方案1的器件布局较分散，多出很多多余的线；方案2整体以及驱动部分布局都很紧密，使电路能顺利工作。3.方案1与方案2连接CS端的电阻阻值不同，使得设置的电流大小不同，这样，测试的结果也会有所不同。4.3程序设计程序设计是在STS8200测试平台上运行，可以进行编译、组建等等。程序流程图如图4.5。图4.5程序流程图4.3.1os值程序设计OS值是测试VDD的电压。这个值的测试是最基础的，只有OS测出来了，才可以测接下来的其他测试项。图4.6是OS段程序的代码。图4.6os段程序首先先定义OS_VDD；再将继电器打开；进行延时；设定电流、电压的量程；再进行延时；测10次，每次延时10ms；接着进行一个循环，用来自动测试。4.3.2VDD值和输出电压VOUT程序设计VDD值是测试电阻两端的电压，而输出电压VOUT，其实实际要测的是IOUT的数据，但测试机台没有办法直接测出。可以先测出VOUT，根据公式I=（8-V）/100，算出IOUT。如图4.7。图4.7VDD值和输出电压VOUT程序设计4.3.3UVLO静态功耗的程序设计UVLO静态功耗则是测试无驱动时电路的电压。如图4.8。图4.8UVLO静态功耗的程序设计控制继电器7号脚位，使得上电导通，给到源。延时5ms，设置Vin=2.5V，设置电流、电压的量程；延时10ms；测10次，每次延时10ms；Iss进行单位换算；使能端清零；关闭继电器；延时5ms。4.4验证外围电路可行性在绘制PCB与正式测试前，我们需要先进行初步的测试，如图4.9是编译前的工位设置。我们需要在这里设置测试参数的上限与下限。图4.9工位图如图4.10，是搭建的测试板测试的初步数据，目的是为了验证电路连接是否正确，是否可以正常测试，以便于下一步的印制PCB板。图4.10初步测试结果测试中，收尾需要测试各一个OS值，以验证测试的准确性。OS_VDD为开头测试的OS电压值，为-0.520V，属于测试良好的范围内。OS_VDD1为测试结束时的OS电压值，同样也为-0.520V，测试良好。VDD1为稳压输出测试，测试结果为6.552V；IOUT1为输出电流，测试结果为51.861MA；IUVL0为静态功耗电流，测试结果为13.719UA，测试结果皆为良好。结果符合预期，所以测试电路可以进行下一步：进入PCB绘制阶段。4.5PCB板设计4.5.1软件介绍PADS是一款制作PCB板的软件。PADS包括PADSLogic、PADSLayout和PADSRouter。PADSLayout（PowerPCB）为其他CAM加工软件、PCB设计软件、机械设计软件提供了接口，以便在不同设计环境下的数据转换与传递工作。4.5.2PCB设计规则1、走向合理性。交流/直流、强/弱信号、输入/输出、高压/低压、高频/低频等走向应该是呈线形的（或分离），为防止相互干扰不应相互交融。使用PCB的最佳方式是将其设计成直线，这通常很难实现。最差的方向是环形，但是可以通过设隔离带来改善。对于直流、小信号、低电压的PCB设计来说要求可以降低。所以设计“合理”讲究的也是相对合理。2、接地点设计。接地点往往是最重要的，通常情况下要求共点地前向放大器的多条地线先汇合再与干线地相连。现实中，因受各种原因限制不易做到，但仍应尽力遵循。有的时候不需要将所有线都接在GND上，可以与其他需要接地的元器件部分相接。3、电源滤波、退耦电容的设计。一般在原理图中仅会画出若干电源滤波/退耦电容，但不会指出它们各自应该接于电路何处。其实这些电容是都是开关器件（门电路）或其它需要滤波/退耦的部件而设置的，布置这些电容应该尽量靠近这些元部件，离得太远就没有作用了。在测试中可以帮助稳定电路[12]。4、线条宽窄、线径方式与埋孔通孔大小的设计可以做宽的线这里也包括地线都要尽可能的做宽，圆滑处理高压及高频线，不要出现尖锐处理的倒角、拐弯处的直角。大面积的敷铜对接地点问题会有巨大的改善，增大地线面积和抗干扰的敷铜设置，也能起到对整个工艺的保护的作用。焊盘或过线孔的尺寸在操作时经常容易制作过小、焊盘尺寸与钻孔尺寸也容易配合的不是很恰当，焊盘或过线孔的尺寸过小对人工钻孔不利，焊盘尺寸与钻孔尺寸配合不佳对数控钻孔很不利，焊盘经常会被钻成C字型状，这种情况严重时甚至有时会钻掉焊盘。电路导线过细以及大面积的未布线空白区域若没有设置敷铜则十分容易造成腐蚀不均匀，这时当未布线区腐蚀完后，过细导线也很有可能腐蚀过头，导线就可能处于即将断裂或完全断裂状态[13]。5、过孔和走线设计。在电路制作的后期可能会出现一些由于操作过程中方式不当而引起的比如过孔数目太多，走线密度过大，沉铜工艺失误等复杂问题。这类问题通常由于设计进行到末期如果贸然修改可能会导致前面的工作都付诸东流。所以，在PCB设计中设计者需要尽可能的减少因过孔数目和线密度引起的诸多问题。然而线密度需要通过焊接者或工厂的焊接工艺水平来确定最终成效，例如如果焊点之间的距离太小就会不利于人工的焊接，为了不给电路留下隐患，这种情况下就只能通过降低工作效率的方法来提升焊接质量，这显然是设计者不愿看到的结果。总而言之,焊点之间的的最小距离应该通过综合考虑焊接人员的焊接经验和工作效率的发法来制定[14]。4.5.3电阻模块介绍绘制测试电路中的电阻模块，首先先绘制两个焊盘，间距为3公制，是为了符合电阻的大小，电阻两端的导线无需太长，便于焊接；将焊盘贴装面尺寸改为2公制、方形，而内层和对面都设置为0，是因为方便焊接，且只需要单层。最后在其周围用2D线绘制一个框。如图4.11所示。图4.11电阻4.5.4电容模块介绍绘制测试电路中的电容模块，首先先绘制两个焊盘，间距为6公制，是为了符合电容两端导线的长度，适中即可，过短可能会使其断开，过长可能会使电路不稳定；将焊盘贴装面尺寸改为2公制、方形，而内层和对面都设置为0。最后在其周围用2D线绘制一个框。如图4.12所示。图4.12电容4.5.5电感模块介绍绘制测试电路中的电感模块，与绘制电阻模块要点一致，且形状大小一致。如图4.13所示。图4.13电感4.5.6继电器模块介绍绘制测试电路中的继电器模块，先绘制一个焊盘，将其贴装面、内层和对面的形状设置为长方形，宽度设置为1.5公制，长度设置为3公制，因为便于焊接且可以放置引脚；偏移-0.75，这样钻孔就可靠内放置，正好可以放置引脚；钻孔尺寸设置为1公制，是因为继电器的引脚大小略小于1公制，正好可以放置进去且不会太大。再选中此焊盘，点击右键，选择“分布和重复”，方向选择“下”，数量设置为3，距离设置为2.54，因为继电器上下两个引脚的距离为2.54。这样就可以得到四个距离相等，大小一致，并位于同于x轴的焊盘了。再一次选中第一个焊盘，点击右键，选择“分布和重复”，方向选择“右”，数量设置为1，距离设置为7.62，因为继电器左右两个引脚的距离为7.62。这样就可以得到向右平移7.62的大小相同的焊盘了。再将其向下分布3个焊盘，这样8个焊盘就可以绘制完毕了。此时用2D线，在中间绘制一个大小差不多的长方形用于放置元器件。如图4.14所示。图4.14继电器4.5.7肖特基二极管模块介绍绘制测试电路中的肖特基二极管模块，与绘制电阻模块要点一致，且形状大小一致。如图4.15所示。图4.15肖特基二极管4.5.864PIN引脚模块设计如图4.16，是第一次绘制的64PIN引脚模块，存在的问题在于，焊盘太小，会导致焊接不稳定；外框太小，或许会影响器件放置问题。如图4.15所示。绘制的第二个64PIN引脚模块。如图4.17所示。图4.1664PIN引脚模块1图4.1764PIN引脚模块24.5.9LN2556芯片模块设计LN2556芯片模块绘制，一共绘制了三次。首先第一次绘制了图4.18与图4.19，当时还无法确定测试的芯片究竟是哪个封装，为了做好准备，绘制了8个引脚的封装和6个引脚的封装。图4.18芯片模块1图4.19芯片模块2在焊接完搭建的板子之后，又重新绘制了芯片模块，如图4.20。因为在自己焊接的过程中，发现芯片的每一个引脚都会连接2-3个回路，那么如果都将线和元器件接在芯片的引脚上，那么很有可能芯片会被焊烙铁烧坏。所以将芯片的引脚各自向外接在了一个焊盘上，并且这个焊盘是双层的，这样布局的时候就可以在TOP层和Bottom层都能走线。图4.20芯片模块34.5.10全局规划一共进行了4次布局。布局1如图4.21所示。布局2如图4.22所示。布局3如图4.23所示。布局4如图4.24所示。图4.21布局1图4.22布局2图4.23布局3图4.24布局4布局1是在焊接第一块板子的时候，布局松散，导线过长。没有考虑到线长短与元器件放置的问题。布局2是焊接第二块板子的时候，重新调整：将线变短，元器件同时放置得较为紧密。布局3中，重新绘制了芯片模块和64PIN引脚模块，调整布局：将线和元器件与芯片的连接变得紧密又不容易焊坏；并且很多不必要的过孔也被删除，因为尽量不重合，这样测试的结果也会更稳定。布局4是考虑到单测耗费的板子数量过多，于是将测试板更新为双测，这样可以同时测试两个芯片。于是最后采用了布局4的PCB板进行印制。

5测试5.1测试结果通过焊接印制PCB板后，更改测试代码，将单测改为双测后，得出了测试结果。测试板如图5.1。图5.1测试板两颗芯片的测试数据十分良好，均都在项目指标的范围中。如图5.2。图5.2测试结果OS_VDD和OS_VDD1双测中皆测试良好，都在-0.9V~-0.2V之间。VDD1为6.239V和6.336V，相较于搭建的测试电路板的VDD1=6.552V，VDD1更为稳定，因为绘制PCB板时排线布局紧密的缘故。IOU1的测试结果为51.465MA和51.692MA，与手搭测试电路板的结果差别不大。IUVL0的测试结果为13.830UA和14.062UA，手搭测试电路板的值为13.719UA，有差别的原因是因为每个芯片各不相同导致的差异。在测试时，