数字电路与系统 课件全套 林水生 第1-9章 绪论 -处理器系统

第1章绪论2025/7/271本章学习目标和内容目标理解模拟与数字信号的区别与联系，数字系统层次化设计方法掌握进制转换方法，模/数、数/模转换原理和方法内容模拟信号与数字信号模/数与数/模转换信号与信息的数字化表征进制转换数字电路数字系统的层次化设计方法2025/7/2721.1模拟与数字模拟信号幅度域，时间域连续物理世界现实存在模拟电路对任何细微变化高度敏感难实现多输入，多输出的复杂功能数字信号幅度域，时间域离散理想化后的数字电路抗干扰能力强可实现复杂系统2025/7/273(a)模拟信号Ut(c)数字信号Ut010(b)脉冲信号UtAnalogversusDigitalNoise+NoiseAccumulationforanalogsignalsNoise+Noise+Noise+SignalRestorationfordigitalsignalsUaε1Ua+ε1Ua+ε1+ε2ε2Ua+ε1Ua+ε2UaUaUaε1ε24衰减放大HighLow1010数字信号的约定数字0，较低的电压范围输出的电压比负载输入的电压更低噪声容限ΔUL=UILMAX-UOLMAX数字1，较高的电压范围输出的电压比负载输入的电压更高噪声容限ΔUH=UOHmin-UIHmin更高区分度和容错，隔离区，无效区ΔOUT=UOHmin-UOLMAX，ΔIN=UIHmin-UILMAX2025/7/275高电平高电平低电平低电平UOHminUOLMAXUIHminUILMAX输入输出电压无效无

效反过来约定——0为高电平，1为低电平，行吗？11数的表示

2025/7/276思考：1K=1k？进制转换其他进制到十进制

直接套公式，指数、相乘、再相加(10110)2=1×24+1×22+1×21=(22)10

(627)8=6×82+2×81+7×80

=(407)10

十进制到二进制(117.375)10=？十进制到其他进制？(315.479)10=？2025/7/277(a)整数部分的转换11725822921427232余数1010112110LSBMSB整数0.375×2=0.750.75×2=1.50.5×2=1.0011(b)小数部分的转换MSBLSB

(0.479)10=(0.3651…)8MSD33.832←0.479×866.656←0.832×855.248←0.656×8LSD11.984←0.248×8…(0.479)10=(0.7A9…)16MSD77.664←0.479×16

A10.624←0.664×16

LSD99.984←0.624×16

…(117.375)10=(1110101.011)2进制之间为幂次方关系：A=Bk

A进制

B进制A进制的每个数符直接写为B进制数，最前/最后的0可省略例：(256.7)8=(010101110.111)2=(10101110.111)2B进制A进制小数点为起点，向前/向后k位分组。首/末不够k位时，在数据的最前/最后添0补足为k位例：(1111101.11)2=？8=？16(001111101.110)2

=(175.6)8(8进制按3位分组)(01111101.1100)2

=(7D.C)16(16进制按4位分组)进制转换2025/7/278表1-2

二、八、十六进制数对照表二进制数八进制数十六进制数0000000000101100100220011033010004401010550110066011107710001081001119101012A101113B110014C110115D111016E111117F转换精度

2025/7/2792-n≤

<10-2

n=7举例实际系统，说明哪些是模拟，哪些是数字？教材示例以外的？2025/7/2710放大与滤波电路模拟信号模拟信号模拟信号模拟信号数字信号数字信号麦克风模/数转换器数/模转换器微处理器系统滤波与功放电路扬声器存储器人机交互模拟信号转换为数字的方法有哪些？，反之呢？注意几对概念：1.模拟信号和数字信号；模拟信号和脉冲信号；脉冲信号和数字信号；2.连续时间信号：时间是连续的，幅值连续或离散tt数字信号时间离散幅值离散—量化（每个量化的数可由编码表示）模拟信号，脉冲信号，数字信号的转换Analogsignal离散时间序列/信号时间离散幅值连续PulsesignalsamplingDigitalsignal模拟信号时间连续幅值连续quantizationSampling

&ReconstructionNyquist采样定理t11t1t2t3t4t5t1t2t3t4t5t1:0.85

11011001t2:0.81

11001111t3:0.65

10100110t4:0.49

01111101t5:0.39

01100011……模拟信号转换为数字信号模拟信号采样高/低电平(二进制)12Analog

Digital0.85×2=1.70.7×2=1.40.4×2=0.80.8×2=1.60.6×2=1.20.2×2=0.40.4×2=0.80.8×2=1.6…小数点位置1101100111001111101001100111110101100011Moredetail1.2.1模/数转换模拟量uI与转换的数字量D之关系：UREF是参考电压，是模拟/数字转换时的基准电压，k是比例常数例：3.3V时的数字量为(127)10，问1.5V时的数字量应该是多少？解：3.3:127=1.5：？采样定理fS≥2fIMAX，采样频率fS不小于输入模拟信号uI的最高有效频率fIMAX的两倍不满足呢？不能采样？部分信号漏采，相当于低通滤波2025/7/2713

模/数转换采样/保持为何要采样/保持？避免转换过程中，输入信号变化，而导致输出数值的不确定时间域离散化2025/7/2714(a)输入模拟信号uIt0t1t2t3t4t5s(t)t0t1t2t3t4t5uSt0t1t2t3t4t5(b)采样脉冲信号(c)采样/保持信号TSTC采样期保持期采/保电路主要参数输入电压范围输入阻抗摆率：输出电压变化的最大速率截获时间tac孔径时间tap保持值的衰减或下降采样控制脉冲的极性和幅度等采样保持TCR2R1TCuIuSs(t)-+∞+模/数转换量化/编码幅度域离散化编码位数量化等级量化误差编码方法二进制…2025/7/2715(a)截断量化法uS(V)01/82/83/84/85/86/87/81t1t2t3t4t5t6t量化舍去011100001110111100b2b1b0编码(b)四舍五入量化法uS(V)01/82/83/84/85/86/87/81t1t2t3t4t5t6t1/163/165/167/169/1611/1613/1615/16量化舍去量化进入100101010110111100b2b1b0编码Analogis0~5V,Digitalis8bits,thenifinputanalogisx,what’sdigital?5/x=11111111/DExample,x=3.4V,D=10101101分辨率:Digitalsystemis1LSB,Analogis5V/255=0.0196V

模/数转换2025/7/2716+-+-+-+-+-+-+-UREFRRRRRRRUSR优先编码器C6Q6C5Q5C4Q4C3Q3C2Q2C1Q1C0Q0b2b1b0abcdefg∞∞∞∞∞∞∞寄存器电阻分压链电压比较器寄存器优先编码器比较器输出值UREF

>uS

>7UREF

/87UREF/8>uS>6UREF/86UREF/8>uS>5UREF/85UREF/8>uS>4UREF/84UREF/8>uS>3UREF/83UREF/8>uS>2UREF/82UREF/8>uS>UREF/8UREF/8>uS

>0C0C1C2C3C4C5C6b2b0b1编码器输出输入电压uS11111111111111110000111110000000000000000000000000000000001111111111111111111000思考：8位A/D转换芯片，若已知1.52V模拟量输入对应的数字量(二进制)为01010100，那么10110111(二进制)对应的模拟量应该是多少？主要参数指标有：分辨率转换误差转换速度模拟输入电压范围输出数据格式参考电压值UREF1.2.2数/模转换数值量D(m位二进制)转换为多大的模拟量？电路原理分析运放的虚短、虚断？模拟开关—数字量控制模拟信号断/合高位数字权值大（电流大）2025/7/2717I∑Uo8RI0S0b04RI1S1b12RI2S2b2RI3S3b3UREFRF=R/210-+∞+

位数多了，有什么问题？数/模转换

2025/7/2718UREFI∑UoRF=R102RI0S0b0R2RI1S1b1R2RI2S2b2R2RI3S3b32RRRRRI-+∞+主要参数包括：输出量程转换精度分辨率转换误差又分为动态误差和静态误差转换时间

其他信息的数字化模拟信号——模/数转换文字——点阵图像——像素物理量——传感器——模拟量（数字量）2025/7/27190000000110000000000000011000000000000001100000000111111111111110011111111111111001100001100001100110000110000110011000011000011001100001100001100111111111111110011111111111111000000001100000000000000110000000000000011000000000000001100000000000000110000000数字电路MOS管——导通/截止

高电平/低电平

数字0/1门电路——基本逻辑运算

非其他逻辑运算？与，或，…MOS管

门

模块

系统系统设计自底往上自顶往下2025/7/2720UIUOUDDTPTNUIUOUDDTPTN数字系统层次化设计方法2025/7/2721确定系统的功能和指标数字系统自底往上设计方法基本流程划分子系统或模块，确定其功能和指标要求模块1设计系统整合与联调模块2设计模块n设计FPGA实现或后端设计完成设计？YN部分或全部模块系统分析，确定设计规范RTL级模型建立、设计输入系统功能仿真逻辑综合和可测性设计时序分析、功耗优化、形式验证版图预布局布线、时钟树建立版图设计确定系统的功能和指标参数提取、时序验证和形式验证版图验证系统版图数据提交(Tapeout)确定行为级模型和系统时序要求完成可综合HDL代码设计完成系统功能验证生成门级网表和测试图形完成综合后仿真、验证与优化完成后端初步设计完成布局和布线设计完成后端设计仿真与验证完成DRC、ERC、LVS等集成电路自顶向下设计方法基本流程BuidingDigitalSystemLogicsynthesisusingaHardwareDescriptionLanguage(HDL)automatesthemosttediousanderror-proneaspectsofdesign22BuidingDigitalSystem设计创意+仿真验证功能要求是行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是行为设计（VHDL）程序烧写23集成电路设计软件3巨头：synopsys，cadence,mentorgraphics自主化？！第2章逻辑代数基础6学时2025/7/2724本章学习目标和内容学习目标掌握数字电路的理论基础——逻辑代数掌握并灵活运用逻辑代数的公理、定理和公式理解逻辑关系的描述方法掌握逻辑函数的化简方法学习内容逻辑运算与逻辑门公理与定理变换规则描述逻辑关系的方法公式法化简逻辑函数卡诺图的构建卡诺图化简逻辑函数的方法完全描述与非完全描述逻辑函数非完全描述逻辑函数的化简2025/7/2725逻辑代数（布尔代数、开关代数）2025/7/2726BasicValue：0,1二进制数符对应于电压（电平）的低，高。断言的真，假。磁场的南，北。…BasicOperation:AND OR NOT白非白即黑？灰色，彩色怎么办？FAB&FAB≥1AF1逻辑运算——与基本逻辑运算——与、或、非与：条件都具备，结果才发生，条件之间“与”关系书写运算符：“.”或省略表达式：F=A⸱BVerilog运算符：“&”或“&&”电路符号2025/7/2727“与”运算真值表输入输出ABF000010100111FAB&ABFABFSwitch:1-on,0-offLamp:1-Light,0-outIfassume:1=off,0=on,what’sthelogic??电路模型开关灯ABFoffoff灭offon灭onoff灭onon亮逻辑运算——或或：任一条件具备，结果即发生，条件之间“或”关系书写运算符：“+”表达式：F=A+BVerilog运算符：“|”或“||”电路符号2025/7/2728“或”运算真值表输入输出ABF000011101111FAB≥1ABFABFSwitch:1-on,0-offLamp:1-Light,0-out逻辑运算——非

2025/7/2729AF1“非”运算真值表输入输出AF0110AFAFRSwitch:1-on,0-offLamp:1-Light,0-out非门有时也称为反相器与、或、非门2025/7/2730与、或、非运算关系复合逻辑运算与、或、非基本逻辑运算复合而成的与非：F=(A⸱B)’或非：F=(A+B)’异或：F=A⊕B（=A’⸱B+A⸱B’）同或(异或非)：F=A⊙B（=A⸱B+A’⸱B’）与或非：F=(A⸱B+C⸱D)’注意：无“除法”，无“减法”，无“幂次”如果A·B=A·C成立，并不能说明一定有B=C如果A+B=A+C成立，也不能说明B=CA·A·A

A3还可以更复杂的复合吗？2025/7/2731&≥1=1=1ABCD&≥1FABFCDABFABF同或、异或运算真值表？完备运算集集合：在某方面有相似性质项的总称十进制数符集合D={0,1,2,3,4,5,6,7,8,9}二进制数符集合B={0,1}基本逻辑运算集合与、或、非完全运算集：能实现任一组合逻辑运算的运算集FS1={与，或，非}FS2={与非}FS3={或非}FS4={与，异或}2025/7/2732证明FS2A⸱B=((A⸱B)’)’=((A⸱B)’⸱(A⸱B)’)’A+B=(A’⸱B’)’=((A⸱A)’⸱(B⸱B)’)’A’=(A⸱A)’——仅用“与非”电路实现的多样性任何逻辑电路都可以用与、或、非门实现也可以仅用与非门就可实现也可以仅用或非门即可实现也可以用与、异或门实现2.1.2公理与定理公理(axiom)是设定其为真的基本定义的最小集，公理无需证明！2025/7/2733逻辑代数的公理公理对偶公理A1如果A≠1，则A=0A1D如果A≠0，则A=1A20’=1A2D1’=0A30⸱0=0A3D1+1=1A41⸱1=1A4D0+0=0A50⸱1=1⸱0=0A5D1+0=0+1=1对偶逻辑变量的取值，基本逻辑运算关系单变量定理枚举法证明T1：A=0时，左边=0⸱1=0，右边=0

A=1时，左边=1⸱1=1，右边=1所有各种情况下，左边等于右边。等式成立2025/7/2734单变量逻辑代数定理名称定理对偶定理自等律T1A⸱1=AT1DA+0=A0-1律T2A⸱0=0T2DA+1=1重叠律T3A⸱A=AT3DA+A=A还原律T4(A’)’=A

互补律T5A⸱A’=0T5DA+A’=1变量的数目有限，变量的取值可一一列举两变量和三变量定理等效门等效门电路结构不同，但实现了相同的逻辑功能2025/7/2735二变量和三变量逻辑代数定理名称定理对偶定理交换律T6A⸱B=B⸱AT6DA+B=B+A结合律T7(A⸱B)⸱C=A⸱(B⸱C)T7D(A+B)+C=A+(B+C)分配律T8A⸱(B+C)=A⸱B+A⸱CT8DA+(B⸱C)=(A+B)⸱(A+C)吸收律T9A⸱(A+B)=AT9DA+A⸱B=A合并律T10A⸱B+A⸱B’=AT10D(A+B)⸱(A+B’)=A一致律T11A·B+A’·C+B·C=A·B+A’·CT11D(A+B)⸱(A’+C)⸱(B+C)=(A+B)⸱(A’+C)德·摩根定理T12(A⸱B)’=A’+B’T12D(A+B)’=A’⸱B’&1≥1&≥11≥1&≥1&11多变量定理完全归纳法证明T13证明：左边只有一个变量(变量数n=1)时，等式显然成立若k个变量时成立，即A⸱A⸱…⸱A=A，那么k+1个变量时，左边=(A⸱A⸱…)⸱A=A⸱A=A=右边，等式也成立。证毕2025/7/2736多变量逻辑代数定理名称定理广义同一律T13A⸱A⸱…⸱A=AT13DA+A+…+A=A多变量德·摩根定理T14(A1⸱A2⸱…⸱Ak)’=A1’+A2’+…+Ak’T14D(A1+A2+…+Ak)’=A1’⸱A2’⸱…⸱Ak’广义德·摩根定理T15(F(A1,A2,…,Ak,+,⸱))’=F(A1’,A2’,…,Ak’,⸱,+)香农展开定理T16F(A1,A2,…,Ak)=A1⸱F(1,A2,…,Ak)+A1’⸱F(0,A2,…,Ak)T16DF(A1,A2,…,Ak)=[A1+F(0,A2,…,Ak)]⸱[A1’+F(1,A2,…,Ak)]异或和同或运算律偶数个变量的异或运算

结果相反

该偶数个变量的同或运算A⊕B=(A⊙B)’，A⊕B⊕C⊕D=(A⊙B⊙C⊙D)’奇数个变量的异或运算==该奇数个变量的同或运算A⊕B⊕C=A⊙B⊙C异或与同或之间的转换A⊕B=A’⊙B=A⊙B’=(A⊙B)’，A⊙B=A’⊕B=A⊕B’=(A⊕B)’因果互换关系若A⊕B=C，则有A⊕C=B，B⊕C=A。若A⊙B=C，则有A⊙C=B，B⊙C=A2025/7/2737异或和同或运算律运算关系2025/7/2738同或-异或运算律名称同或异或自等律T1A⊙1=AT1DA⊕0=A取反律T2A⊙0=A’T2DA⊕1=A’0-1律T3A⊙A’=0T3DA⊕A’=1重叠律T4A⊙A=1T4DA⊕A=0交换律T5A⊙B=B⊙AT5DA⊕B=B⊕A结合律T7(A⊙B)⊙C=A⊙(B⊙C)T7D(A⊕B)⊕C=A⊕(B⊕C)分配律T8A+(B⊙C)=(A+B)⊙(A+C)T8DA⸱(B⊕C)=(A⸱B)⊕(A⸱C)反演律T12(A⊙B)’=A⊕BT12D(A⊕B)’=A⊙B异或和同或运算律异或运算：其中1的个数为奇数时，则结果为1；其中1的个数为偶数时，则结果为0同或运算：其中0的个数为奇数时，则结果为0；其中0的个数为偶数时，则结果为12025/7/27390,1序列0的个数，1的个数同或运算结果异或运算结果00101奇数个0，偶数个10⊙0⊙1⊙0⊙1=00⊕0⊕1⊕0⊕1=000100偶数个0，奇数个10⊙0⊙1⊙0⊙0=10⊕0⊕1⊕0⊕0=1011000偶数个0，偶数个10⊙1⊙1⊙0⊙0⊙0=10⊕1⊕1⊕0⊕0⊕0=0011010奇数个0，奇数个10⊙1⊙1⊙0⊙1⊙0=00⊕1⊕1⊕0⊕1⊕0=1A0

A1…An

=

1变量为1的个数是奇数0变量为1的个数是偶数A0⊙A1⊙…⊙An

=

1变量为0的个数是偶数0变量为0的个数是奇数公理、定理小结熟练记忆，灵活运用注意对偶性、对称性或相似性，不能混淆本课程乃至数字芯片设计，自始至终都可能会使用到2025/7/2740活学活用2.1.3逻辑变换规则代入规则：逻辑等式中的某变量A用另外一个逻辑函数表达式F替换后，逻辑函数等式仍然成立有A⸱B+A⸱B’=A。则(W+Z)·B+(W+Z)·B’=W+Z反演规则：“⸱”

“+”，“+”

“·”；“0”

“1”，“1”

“0”；原变量

反变量，反变量

原变量；运算优先级不变。得到原函数的反函数若F=((A+B)’⸱C)’+C⸱D’，则F’=((A’⸱B’)’+C’)’⸱(C’+D)对偶规则：“⸱”

“+”，“+”

“⸱”；“0”

“1”，“1”

“0”；运算优先级不变。得到原函数的对偶函数若F=A+(B+C’⸱(D+E’)’)’，则FD=A⸱(B⸱(C’+(D⸱E’)’))’2025/7/2741验证前面各“定理对”的对偶关系！F’=(((A+B)’⸱C)’+C⸱D’)’=((A+B)’⸱C)’’⸱(C⸱D’)’=((A+B)’’+C’)’⸱(C’+D)=((A’⸱B’)’+C’)’⸱(C’+D)摩根定理反函数，对偶函数举例例：求解函数F=((A+B)’⸱C)’+C⸱D’的对偶函数FDFD=((A⸱B)’+C)’⸱(C+D’)例：已知逻辑函数F=A+(B+C’⸱(D+E’)’)’，求该函数的反函数F’F’=A’⸱(B’⸱(C+(D’⸱E)’))’例：F=(A’·B)’+A’·(C·D+B·(A+C’·D)’)，求该函数的反函数和对偶函数F=(A’·B)’+(A’·((C·D)+(B·(A+(C’·D))’)))——加括号F’=(A+B’)’·(A+((C’+D’)·(B’+(A’·(C+D’))’)))——变换=(A+B’)’·(A+(C’+D’)·(B’+(A’·(C+D’))’))——去掉冗余括号’前面和新增加的括号保留，而其他原有括号去掉FD=(A’+B)’·(A’+(C+D)·(B+(A·(C’+D))’))2025/7/2742逻辑约定2025/7/2743FABVDDElectricalFunctionTable(电气功能表)ABFLLLLH

LH

L

LH

HHPositive-LogicConventionABF000010100111Negative-LogicConventionABF111101011000L:LowLevelH:HighLevelABFTpye1Tpye1ABFF=A·

BF=A+

BHigh:1,Low:0High:0,Low:143(正逻辑约定和负逻辑约定互为对偶关系)阈值电路电压高/低电平逻辑约定0,1数值前置条件2.2逻辑关系的描述输出与输入之间的关系，不是电压、电流关系。而是逻辑运算关系！由逻辑运算进一步可实现数字运算（算术运算）电路结构如何？电信号如何？逻辑状态0/1与数字0/1有什么区别与联系？描述方法：逻辑函数表达式、真值表、积之和（最小项列表）、和之积（最大项列表）、卡诺图、时序波形图、电路图和硬件描述语言2025/7/2744ABC?F表示方法的多样性逻辑关系——逻辑函数表达式简单形式与或式：F=A⸱B+A’⸱C或与式：F=(A+C)⸱(A’+B)⸱(B+C)与非-与非：F=((A⸱B)’⸱(A’⸱C)’)’或非-或非：F=((A+C)’+(A’+B)’+(B+C)’)’与或非：F=(A’C’+AB’+B’C’)’混合式：多输入变量的任意逻辑运算叠加组合，得到单输出/多输出逻辑函数2025/7/2745逻辑关系——真值表真值表是将所有变量的全部取值组合及其对应的函数值罗列出来，而构成的表格。K个变量2k行三人投票，多数表决结果的真值表变量的取值组合？8种逻辑函数与或表达式与项再相或，与项的个数=函数值1的个数；每个与项：变量取值为0

反变量，1原变量逻辑函数或与表达式或项再相与，或项的数量=函数值0的个数；每个或项：变量取值为0

原变量，1

反变量F=A’BC+AB’C+ABC’+ABC=(A+B+C)(A+B+C’)(A+B’+C)(A’+B+C)2025/7/2746三人表决的真值表输入变量函数ABCF00000010010001111000101111011111最小项最小项：任一变量以原变量或反变量出现且只出现一次的与项列举不是最小项的示例？AC’,ABCB’最小项序号？使最小项为1时，各变量取值的二进制数转换的十进制2025/7/27473变量逻辑函数的最小项序号表最小项使最小项为1对应的变量取值对应的十进制数最小项序号

A’⸱B’⸱C’0000m0

A’⸱B’⸱C0011m1

A’⸱B⸱C’0102m2

A’⸱B⸱C0113m3

A⸱B’⸱C’1004m4

A⸱B’⸱C1015m5

A⸱B⸱C’1106m6

A⸱B⸱C1117m7

最小项特性：有且只有一组变量取值，使得该最小项的值为1任何2个最小项相与，结果必为0所有最小项相或，结果必为1例：F(A,B,C)=m5+m4+m7+m3=Σm(3,4,5,7)，该函数的逻辑函数表达式？变量的排列！部分变量取值组合，逻辑函数值为1；变量的其他取值组合，逻辑函数值为0最小项之和表示的逻辑函数，需要标明逻辑变量逻辑关系——标准和逻辑函数F(A,B,C)=A+B’·C+A’·B·C’=A·(B+B’)·(C+C’)+(A+A’)·B’·C+A’·B·C’=A·B·C+A·B·C’+A·B’·C+A·B’·C’+A·B’·C+A’·B’·C+A’·B·C’=A·B·C+A·B·C’+A·B’·C+A·B’·C’+A’·B’·C+A’·B·C’=m7+m6+m5+m4+m1+m2=Σm(1,2,4,5,6,7)2025/7/2748标准和最小项之和积之和与项(3个)最大项最大项：各变量以原变量或反变量仅出现一次的或项最大项的示例？不是最大项的示例？A+B’最大项序号：使最大项为0时，各变量取值的二进制数转换的十进制最大项特性：2025/7/27494变量逻辑函数的最大项序号表最大项使最大项为0对应的变量取值对应的十进制数最大项序号

A+B+C+D00000M0

A+B+C+D’00011M1

A+B+C’+D00102M2

A+B+C’+D’00113M3

A+B’+C+D01004M4

A+B’+C+D’01015M5

A+B’+C’+D01106M6

A+B’+C’+D’01117M7

A’+B+C+D10008M8

A’+B+C+D’10019M9

A’+B+C’+D101010M10

A’+B+C’+D’101111M11

A’+B’+C+D110012M12

A’+B’+C+D’110113M13

A’+B’+C’+D111014M14

A’+B’+C’+D’111115M15

只有一组变量取值，使得该最大项的值为0任何2个最大项相或必为1所有最大项相与为0F(A,B,C,D)=ПM(0,1,2,3,4,5,7,10,11)最大项之积表示的逻辑函数，也需要标明逻辑变量逻辑关系——标准积逻辑函数F(X,Y,Z)=(X+Y’+Z).(X’+Z).(Y+Z)=(X+Y’+Z).(X’+Z).(Y+Z) =(X+Y’+Z).(X’+Y.Y’+Z).(X.X’+Y+Z) =(X+Y’+Z).(X’+Y+Z).(X’+Y’+Z).(X+Y+Z).(X’+Y+Z)=(X+Y’+Z).(X’+Y+Z).(X’+Y’+Z).(X+Y+Z)=ПM(0,2,4,6)2025/7/2750标准积最大项之积标准和与标准积举例例：将逻辑函数F=A⸱B’+B⸱C转换为最小项形式

F(A,B,C)=A⸱B’⸱C’+A⸱B’⸱C+A’⸱B⸱C+A⸱B⸱C=m4+m5+m3+m7=Σm(3,4,5,7)例：将逻辑函数F=A⸱C’+B⸱(A+C⸱D’)转换为最大项形式F(A,B,C,D)=(A+B)⸱(A+A+C⸱D’)⸱(C’+B)⸱(C’+A+C⸱D’)=(A+B)⸱(A+C)⸱(A+D’)⸱(B+C’)⸱(A+C’+D’)=(A+B+C+D)⸱(A+B+C’+D)⸱(A+B+C+D’)⸱(A+B+C’+D’)⸱(A+B+C+D)⸱(A+B’+C+D)⸱(A+B+C+D’)⸱(A+B’+C+D’)⸱(A+B+C+D’)⸱(A+B+C’+D’)⸱(A+B’+C+D’)⸱(A+B’+C’+D’)⸱(A+B+C’+D)⸱(A’+B+C’+D)⸱(A+B+C’+D’)⸱(A’+B+C’+D’)⸱=M0·M2·M1·M3·M4·M5·M7·M10·M11=ПM(0,1,2,3,4,5,7,10,11)2025/7/2751最小项之和

最大项之积给定逻辑函数的最小项之和（最大项之积），那么该函数的最大项之积（最小项之和）为最小（大）项没出现的序号——序号互缺序号由变量数决定，3变量函数的序号0~7；4变量函数的序号0~15；5变量函数的信号0~31例：F(A,B,C)=Σm(0,2,5)解：F(A,B,C)=ПM(1,3,4,6,7)上一页例题F(A,B,C)=Σm(3,4,5,7)=ПM(0,1,2,6)F(A,B,C,D)=ПM(0,1,2,3,4,5,7,10,11)

=Σm(6,8,9,12,13,14,15)2025/7/2752ABC最小项mi最大项MiF000A’B’C’m0A+B+CM01001A’B’Cm1A+B+C’M10010A’BC’m2A+B’+CM21011A’BCm3A+B’+C’M30100AB’C’m4A’+B+CM40101AB’Cm5A’+B+C’M51110ABC’m6A’+B’+CM60111ABCm7A’+B’+C’M70变量取值决定最小(大)项序号，且变量同一组取值对应的最小(大)项序号相同最小项/最大项形式的反(对偶)函数求解F是最小项之和，则其反函数F’最大项之积，且序号一致因反函数的值与原函数刚好相反F(A,B,C,D)=Σm(0,3,5,8,12,14)，F’(A,B,C,D)=ПM(0,3,5,8,12,14)F是最小项之和，则其对偶函数FD用最大项之积，序号为原序号的反码（即按位求反。如1011的反码是0100）对偶规则相对于反演规则，少了变量原

反，反

原。反函数的变量变换之后就是对偶函数F(A,B,C,D)=Σm(0,3,5,8,12,14)FD(A,B,C,D)=ПM(15,12,10,7,3,1)=ПM(1,3,7,10,12,15)2025/7/2753(mi)D=Mjj=(2n-1)

-i同一逻辑函数ABCDFF’000010000101001001001110010001010110011001011101100010100101101001101101110010110101111010111101求反函数F’与对偶函数FD2025/7/2754

∑变∏，序号一致∑、∏不变，序号互缺∑

Π，序号互缺

函数F的最小项，最大项形式由原函数求对偶函数FD

∑变∏，序号反码∏变∑，序号反码由原函数求反函数F’例：给定逻辑函数F(A,B,C,D)=Σm(0,3,5,8,12,14)，求其反函数和对偶函数F’(A,B,C,D)=ПM(0,3,5,8,12,14)FD(A,B,C,D)=ПM(1,3,7,10,12,15)逻辑关系——时序波形图2025/7/2755ABCDF对于逻辑函数F=A⸱C’+B’⸱C⸱D’+A⸱D’，给定输入信号波形，输出波形？逻辑关系——电路图逻辑函数F=A⸱C’+B’⸱C⸱D’+A⸱D’依据表达式的与、或、非等关系，画电路符号及其连接2025/7/2756(a)基本逻辑门实现ABCDF111&&&≥1(b)与非门实现ABCDF&&&&&&&逻辑关系——Verilog硬件描述语言F=A⸱C’+B’⸱C⸱D’+A⸱D’moduleexample(A,B,C,D,F);//模块定义inputA,B,C,D;//输入outputF;//输出beginassignF=A&~C|~B&C&~D|A&~D;//实体endendmodule2025/7/2757已知逻辑关系任一表示形式，都可用其他形式表示出来2.3逻辑函数化简化简的目的元件少，连线少

成本低，延时小，功耗低，可靠性高化简方法公式法：利用公理、定理、规则图形化：卡诺图表格法（自学）最简标准与项（或项）数量最少每个与项（或项）中变量最少晶体管数量最少，整体表达式（电路结构）的改变2025/7/2758精益求精！做事有目标，做人有原则解决问题的方法多样化，不同问题，有相应更合适、更优的解决方法判断依据，行为准则规范公式法化简举例例F=A+(A’⸱(B⸱C)’)’⸱(A’+(B’⸱C’+D)’)+B⸱C解：F=(A+B⸱C)+(A+B⸱C)⸱(A’+(B’⸱C’+D)’)

=A+B⸱CF=A·C+B’·C+B·D’+C·D’+A·(B+C’)+A’·B·C·D’+A·B’·D·E解：F=AC+B’C+BD’+CD’+AB+AC’+AB’DE

=A+B’C+BD’2025/7/2759记牢定理公式，查看表达式各项之间的关系，仔细寻找规律每步化简之后，判断是否最简

经常检视自己的行为，规范自我卡诺图化简——卡诺图构建二维表格，但变量取值按格雷码位置排列二进制Bk…Bi…B1B0对应的格雷码为Gk…Gi…G1G0Gk=BkGi=Bi+1⊕Bi，i=k-1,…,1,0卡诺图每个方格对应1个最小项（最大项）变量的排列与最小项(最大项)位置关系2025/7/2760二进制000001010011100101110111格雷码000001011010110111101100CDAB0001111000m0m4m12m801m1m5m13m911m3m7m15m1110m2m6m14m10最大项序号及其排列如何？将抽象性的逻辑关系，显性为位置关系——形象直观卡诺图2025/7/2761ABCD0001111000m0m1m3m201m4m5m7m611m12m13m15m1410m8m9m11m10CDAB0001111000m0m4m12m801m1m5m13m911m3m7m15m1110m2m6m14m10ABC000111100m0m1m3m21m4m5m7m6ABCDE00000101101011011110110000m0m1m3m2m6m7m5m401m8m9m11m10m14m15m13m1211m24m25m27m26m30m31m29m2810m16m17m19m18m22m23m21m203变量卡诺图4变量卡诺图4变量卡诺图5变量卡诺图逻辑函数的卡诺图表示逻辑函数F(A,B,C)=Σm(0,2,5,6)2025/7/2762ABC000111100100110101F(A,B,C,D)=ПM(0,3,7,9,10,12,15)卡诺图表示ABCD00011110000101011101110101101010F=A⸱B⸱D’+A⸱B’⸱C’⸱D+C⸱DABCD0001111000

1

01

1

111

1110

11

A⸱B⸱D’A⸱B’⸱C’⸱DC⸱D卡诺图化简逻辑函数的机理格雷码只有一位不同，几何相邻，相对，相重叠——逻辑相邻2025/7/2763ABC00011110011

1

ABC000111100

11

1ABC000111100

11

1

ABCD0001111000

11

01

11

11

10

ABCD00011110001

101

111

101

1ABCD0001111000

1101

1111

1110

11不仅要知其然，更要知其所以然卡诺图化简逻辑函数的步骤逻辑函数的卡诺图表示；圈组满足相邻关系、且为2i个“1格(0格)”，覆盖最大的画圈；然后相对小的画圈。任何一个圈，必须至少有一个不在其他圈中的“1格(0格)”。任何“1格(0格)”，可以被1个或2个以上的圈重复覆盖多次；所有1格(0格)必须被圈完为止。复查，如果某个圈的“1格(0格)”都分别在其他圈中，那么这个圈是多余的，需要删除。读图，写表达式每个圈为1个与项（或项），取值既有0又有1的变量被消除最小项（1为原变量，0为反变量）；最大项（0为原变量，1为反变量）2025/7/2764可以圈6个1单元吗??卡诺图化简举例F(A,B,C,D)=Σm(0,2,5,6,7,9,10,14,15)的最简与或式？2025/7/2765ABCD00011110001

101

11111

1110

1

1F(A,B,C,D)=C⸱D’+B⸱C+A’⸱B⸱D+A’⸱B’⸱D’+A⸱B’⸱C’⸱DF(A,B,C,D)=Σm(0,2,3,5,7,8,10,11,13)最简或与式？ABCD00011110001011010110110100101011F=(B’+D)⸱(A’+B’+C’)⸱(B+C+D’)几何相邻，相对，相重叠函数=各个圈对应的“与”项再“或”一个圈即一个“与”项圈对应的变量取值1，原变量圈对应的变量取值0，反变量圈对应的变量既有0又有1，变量不出现函数=各个圈对应的“或”项再“与”一个圈即一个“或”项圈对应的变量取值1，反变量圈对应的变量取值0，原变量圈对应的变量既有0又有1，变量不出现卡诺图化简举例2025/7/2766CDAB00

01

11

100001111011111111111CDAB00

01

11

100001111011111111111F=A’.B+A.B’+B.C’+A.D’F=A’.B+A.B’+B.D’+A.C’是否有不同答案？卡诺图化简举例2025/7/2767

AB

CD0001111000110111110111F=(C+D’)(B’+D)(A+D’)=B’D’+ACD

CDAB00

01

11

10000111101111111111000000F=(A’+C+D)(B+C+D’)(A+C’+D’)几个概念蕴含项：逻辑函数的任何单个最小项，或可合并化简的最小项组。主蕴含项：逻辑函数的可以最大化合并的最小项组。逻辑函数的奇异“1”单元：仅被单个主蕴含项覆盖的“1格”。质主蕴含项：覆盖1个或多个奇异“1”单元的主蕴含项。质主蕴含项必然在逻辑函数的最小和中。2025/7/2768ABCD00

0111

10000111101111111111单个方格，整列都是蕴含项但单个方格不是主蕴含项，而整列是主蕴含项浅蓝色是主蕴含项，但不是质主蕴含项阴影背景的1都是奇异1单元而白色背景的1都不是奇异1单元不完全描述逻辑函数完全描述逻辑函数：任一变量组合，逻辑函数值确定为0或1非完全描述逻辑函数：某些变量取值不会出现，如水位描述。水位在刻度以上1，以下0当前水位：ABC=001ABC取值100,101,110,010，水位在哪？某些变量取值时，函数值0/1均可，无关紧要，如BCD-七段字符显示约束项表示表达式AB+BC=0最小项（md），最大项（MD）卡诺图x，d2025/7/2769ABC?无关项意味着变量出现了第3种取值吗？不完全描述逻辑函数的化简化简方法，与完全描述逻辑函数类似，但不同：最小项形式化简，把约束项全部看成“1格”，但任何一个圈里至少需要包含1个原本的“1格”，而不能全部都是无关项看成的“1格”。化简后，圈里的无关项取值1，而圈外的无关项取值0。最大项形式化简，把约束项全部看成“0格”，但任何一个圈里至少需要包含1个原本的“0格”，而不能全部都是无关项看成的“0格”。化简后，圈里的无关项取值0，而圈外的无关项取值1。2025/7/2770不完全描述逻辑函数化简F=A’⸱B’⸱C’⸱D+A’⸱B⸱C⸱D+A⸱B’⸱C’⸱D’，约束条件为A’⸱B’⸱C⸱D+A’⸱B⸱C’⸱D+A⸱B⸱D’+A⸱B’⸱C’⸱D+A⸱B⸱C+A⸱C⸱D’=02025/7/2771ABCD000111100001×0010×1011×0××101×0×F=A’⸱D+A⸱D’化简F(A,B,C,D)=Σm(0,2,5,9,15)+Σd(6,7,8,10,12,13)ABCD000111100010010101××11××1010×10×F=B’⸱D’+A⸱C’+B⸱D若要求化为或与式呢？表格法化简方法：求出函数的全部主要项；选出函数的必要项；选择主要项，使它与必要项一起包含给定函数的全部最小项，建立函数的最简与-或式略（自学）2025/7/2772第3章门电路与数字集成电路8学时2025/7/2773学习目标与内容学习目标了解数字IC的特点和重要性理解实现逻辑功能的门电路结构及其工作原理理解特殊功能的门电路结构理解数字电路的电气参数，阅读并理解芯片数据手册(datasheet)理解电路可编程原理熟悉并使用可编程逻辑器件学习内容数字集成电路的类型及其特点逻辑电平与逻辑约定基本逻辑门的电路结构特殊功能的门电路结构及原理器件电气参数输入/输出的电压和电流器件延时功耗电路可编程的原理及其实现方法可编程逻辑器件及其应用2025/7/2774数字集成电路概述集成电路模拟集成电路数字集成电路模/数混合射频集成电路集成电路硅基GaAs…集成规模：SSI,MSI,LSI,VLSI,ULSI,GSI2025/7/2775硅基数字集成电路BiMOSMOSECL/CMLTTLI2LNMOSPMOSCMOSLSALS/ASSFSTLISL双极标准逻辑集成电路可编程集成电路专用集成电路集成电路芯片2025/7/2776标准逻辑芯片专用芯片可编程芯片晶圆芯片封装结构DIPPLCCBGAQFP…芯片设计工具，光刻机…核心技术国产化的重要性！数字集成电路参数优点：抗干扰能力强，稳定性好易于超大规模集成，构成复杂芯片精度高，处理能力强便于记录和存储易于小型化和集成化低功耗…2025/7/2777TTL的2输入与非门不同工艺系列的电路特性参数（单位）符号74S74LS74AS74ALS74F最大传输延迟(ns)tPD391.743单个门的功耗(mW)

19281.24速度-功耗积(pJ)

571813.64.812低电平输入电压(V)UILMAX0.80.80.80.80.8低电平输出电压(V)UOLMAX0.50.50.50.50.5高电平输入电压(V)UIHmin2.02.02.02.02.0高电平输出电压(V)UOHmin2.72.72.72.72.7低电平输入电流(mA)IILMAX-2.0-0.4-0.5-0.2-0.6低电平输出电流(mA)IOLMAX20820820高电平输入电流(μA)IIHMAX5020202020高电平输出电流(μA)IOHMAX-1000-400-2000-400-10003.2CMOS门电路逻辑约定：电压范围与0/1的对应关系器件类型不同（CMOS,TTL等），0/1对应的电压范围不同电源电压不同（5V，3.3V,1.8V），0/1对应的电压范围不同输入、输出，0/1对应的电压范围也不同2025/7/2778逻辑1（高电平）

逻辑0（低电平）未定义逻辑电平(过渡区域)5.0V3.5V1.5V0.0V逻辑0（高电平）

逻辑1（低电平）5.0V3.5V1.5V0.0V(a)正逻辑约定(b)负逻辑约定单一逻辑约定逻辑非符号，小圆圈，仅表示“逻辑非”的关系混合逻辑约定极性指示符号，三角箭头，表示低电平信号名称：后缀_L电平标准2025/7/27795.0V4.44V3.5V2.5V0.5V1.5V0.0V5VCMOSGNDUDDUOHUIHUTUOLUIL1.5VCMOS1.5V1.15V0.975V0.75V0.35V0.525V0.0VGNDUDDUOHUIHUTUOLUIL1.8VCMOS1.8V1.35V1.17V0.9V0.45V0.63V0.0VGNDUDDUOHUIHUTUOLUIL2.5VCMOS2.5V2.0V1.7V1.2V0.4V0.7V0.0VGNDUDDUOHUIHUTUOLUIL3.3VLVTTL3.3V2.4V2.0V1.5V0.4V0.8V0.0VGNDUDDUOHUIHUTUOLUIL5VTTL5.0V0.0VGNDUDD2.4V2.0V1.5V0.4V0.8VUOHUIHUTUOLUIL芯片制造流片符合电平标准等会要求PCB设计制造控制匹配、驱动和干扰3.2.2MOS管CMOStransistorBasicswitchinmodernICs80doesnotconduct0conducts1gatenMOSdoesnotconduct1gatepMOSconducts0Silicon--notquiteaconductororinsulator:

SemiconductoragatesourcedrainoxideApositivevoltagehere...(a)ICpackageIC...attractselectronshere,turningthechannelbetweenthesourceanddrainintoaconductorMOS管特性81N沟道增强型N沟道耗尽型P沟道增强型P沟道耗尽型CMOS非门电路UI为低电平时，如UI=0V，NMOS的栅极电压UGSN=UG-US=UI=0V，小于UGS(th)N，NMOS管截止，PMOS负载管导通，等效于一个较小的导通电阻RON，UO≈UDDUI为高电平时，如UI=UDD，NMOS管导通，而PMOS负载管截止,

UO≈0输出电压范围与输入电压范围相反。“非”逻辑关系2025/7/2782UOUDDTPTNUI1UIUOUIUOUDD开关模型CMOS与非门电路当A和B两个输入都为低电平时，TNA和TNB都截止，而TPA和TPB都导通，输出端F为高电平。当A输入为低电平，B输入为高电平时，TNA截止，TPA导通，TNB导通，TPB截止。由于TNA与TNB串联，输出端F与地之间的通路是很大电阻，等效于断开。TPA与TPB并联，因此输出端F与电源UDD之间的通路是导通。因此输出F是高电平。当A输入为高电平，B输入为低电平时，同样的分析得知输出端F为高电平。当A和B输入都为高电平时，TNA和TNB都导通，而TPA和TPB都截止，因此输出端F为低电平。2025/7/2783ABFUDDTNBTNATPBTPAABF001011101110正逻辑约定负逻辑约定时，逻辑关系是什么？&ABF与非门等效的开关状态2025/7/2784CMOS或非门电路自行推导，过程，结论是什么？总结CMOS电路的结构特点?2025/7/2785ABFUDDTNBTNATPBTPA≥1ABFCMOS电路特点PMOS管组成的上拉电路和NMOS管组成的负载构成上拉电路与输入电路组成对称关系，串联

并联“与”——NMOS串联，PMOS并联“或”——NMOS并联，PMOS串联分析图示电路功能2025/7/2786上拉电路负载电路UDDX0…XnFF=(AB+CD)’ABFTNBTNATPBTPAUDDCDTNCTNDTPCTPD与非结构，或非结构给定制程工艺，相同硅片面积情况下，NMOS导通电阻比PMOS小Whichisfaster,k-inputNANDor

m-inputNORgate?NAND为NMOS串联，PMOS并联——小电阻串，大电阻并NOR为NMOS并联，