计算机系统-从应用程序到底层实现 课件 第19讲 认识存储设备

ProgramHeader回看……《计算机系统》存储基础篇《计算机系统》课程教学组2025年春季学期ONTENTSC01主存02存储芯片本讲学习内容03硬盘存储芯片易失性volatileSRAMDRAMT-RAM非易失性non-volatileROMEPROM/EEPROMFlashNORNANDNVRAMReRAM/FeRAM存储芯片分类RAM随机访问存储器(RAM,Random-AccessMemory)关键特性RAM一般封装成芯片形式基本存储单元是cell单元多个RAM芯片构成内存静态随机访问存储器(SRAM)动态随机存储器(DRAM)RAM随机访问存储器(RAM,Random-AccessMemory)关键特性RAM一般封装成芯片形式基本存储单元是cell单元多个RAM芯片构成内存静态随机访问存储器(SRAM)每个单元保存一位（bit），一般含6个晶体管电路只要保持供电，就会永远保持它的值动态随机存储器(DRAM)每位存储是对一个电容的放电，每个单元由一个电容和一个访问晶体管组成一般刷新频率为64msSRAMvsDRAM单位晶体管数目相对访问时间是否需要刷新？是否对干扰敏感？相对花费应用SRAM61X否否100X高速缓存DRAM110X是是1X主存，图形系统帧缓冲区主存（DRAM)请查看你自己的小笔电……主存（DRAM)请查看你自己的小笔电……2016年之前1中国存储芯片行业生产能力近乎零国内存储芯片供给基本依赖进口中国大陆相继成立三大存储芯片公司晋华集成（JHICC）合肥长鑫（CXMT）长江存储（YMTC）2016-201822019-202032019年底，长江存储64层3DNAND闪存开始大规模量产2020年4月，长江存储推出128层QLC兆易创新突破国外厂商在中低端容量的NORFlash技术壁垒，推出各类NORFlash2021-20244长江存储实现232层3DNAND量产，良率达国际主流水平（>80%）长鑫存储量产LPDDR5X芯片，制程推进至17nm工艺相变存储器（PCM）和阻变存储器（RRAM）进入中试验证阶段；联合科研院所开发**存算一体芯片**，能效比提升10倍以上中国存储发展常见DRAM芯片结构

colsrows01230123Internalrowbufferaddrdatasupercell(2,1)2bits/8bits/Memorycontroller(to/fromCPU)读取一个DRAM超单元(2,1)内容Step1(a):行访问选通脉冲(RAS)选择行2Step1(b):将行2的整个内容拷贝到内部行缓冲器ColsRowsRAS=20123012Internalrowbuffer16x8DRAMchip3addrdata2/8/Memorycontroller读取一个DRAM超单元(2,1)内容Step2(a):列访问选通脉冲(CAS)选中列1.Step2(b):将超单元(2,1)的内容从缓冲区拷贝ColsRows01230123Internalrowbuffer16x8DRAMchipCAS=1addrdata2/8/Memorycontrollersupercell(2,1)supercell(2,1)ToCPU读取存储器模块:supercell(i,j)8个8Mx8DRAM组成64MB存储器模块

addr(row=i,col=j)存储控制器DRAM7DRAM003178151623243263394047485556主存地址A处的64位双字bits0-7bits8-15bits16-23bits24-31bits32-39bits40-47bits48-55bits56-6364-bitdoubleword03178151623243263394047485556增强的DRAM自1966年被发明，基本DRAM就未发生变化1970年Intel将其商业化对DRAM的改进主要在于更高速度、更大带宽、更低功耗:双倍数据速率同步DRAM(DDRSDRAM)上下时钟沿作为控制信号，每个时钟周期每个引脚能发送2位以小容量的预期缓冲器的大小区别不同类型:DDR(2bits),DDR2(4bits),DDR4(8bits)至2010，多数服务器和桌面系统均使用DDR3SDRAMIntelCorei7只支持DDR3SDRAMLPDDR,GDDRSDRM,HBM……行锤击内存容量增加，同时存储比特位的电容器也就越来越小，排列越来越近相邻的电容之间相互干扰可能性增大——硬件漏洞如果能够快速、反复访问一排电容，相邻行的电容更容易产生干扰错误，即所谓的“比特位翻转”，也就是0变成1如果对某些行进行反复读写，问题就有可能产生——RowHammer典型连接CPU和主存的总线结构总线（bus）是一组并行的导线，能携带地址、数据和控制信号

总线由多个设备共享主存I/O桥总线接口ALU寄存器文件CPU芯片系统总线存储器总线存储器读事务step1CPU将地址A放到存储器总线上

ALUBusinterfaceA0AxMainmemoryI/Obridge%eaxLoadoperation:

movlA,%eax存储器读事务step2主存从存储总线读取A，取出字x，再将x放到总线上

ALURegisterfileBusinterfacex0AxMainmemory%eaxI/ObridgeLoadoperation:

movlA,%eax存储器读事务step3CPU从总线读出字x，并将x复制到寄存器%eax中xALURegisterfileBusinterfacexMainmemory0A%eaxI/ObridgeLoadoperation:

movlA,%eax存储器写事务step1CPU将地址A放到总线上，主存读出该地址，并等待数据字yALUBusinterfaceAMainmemory0A%eaxI/ObridgeStoreoperation:

movl%eax,A存储器写事务step2CPU将数据字y放到总线上yALUBusinterfaceyMainmemory0A%eaxI/ObridgeStoreoperation:

movl%eax,A存储器写事务step3主存将数据字y从总线读出，并将其存储到地址yALUregisterfilebusinterfaceymainmemory0A%eaxI/ObridgeStoreoperation:

movl%eax,A存储芯片易失性volatileSRAMDRAMT-RAM非易失性non-volatileROMEPROM/EEPROMFlashNORNANDNVRAMReRAM/FeRAM存储分类非易失性存储器DRAMandSRAM易失（volatile）一旦断电，其存储的信息就会丢失非易失性存储器在断电后依然能保存其信息——只读存储器(ROM）可编程ROM(PROM):只能被编程一次可擦写PROM(EPROM):可擦除和重编程次数可达上千次电子可擦除PROM(EEPROM):可直接在印制电路卡上编程闪存:部分可擦除的EEPROMs大约擦除100,000次会产生磨损非易失性存储器应用固件（firmware）程序存储在ROM(BIOS，controllersfordisks,networkcards,graphicsaccelerators,securitysubsystems,…)中固态硬盘(在数码相机、智能电话、笔记本电脑取代传统旋转硬盘)磁盘……SecondaryMemory机械硬盘vs.固态硬盘VS机械硬盘碎片整理机械硬盘碎片整理固态硬盘NANDFlash固态硬盘上的闪存颗粒根据密度差异，闪存颗粒主要分为SLC、MLC、TLC、QLC、PLC（未面世）五种

SLC：最贵、读写最精确，读写最快

擦写寿命最长，容量不太大TLC/QLC：消费品日常存储，擦写寿命短，存储密度大，成本低按照数据稳定性、速度以及价格：SLC＞MLC＞TLC＞QLC＞PLC容量：SLC＜MLC＜TLC＜QLC＜PLC固态硬盘

SSD闪存翻译层I/O总线Page0Page1PageP-1…Block0…Page0Page1PageP-1…BlockB-1闪存SolidStateDisk(SSD)读写逻辑磁盘块数据以页为单位读写页大小:512~4KB,块:32~128页，16~512KB只有在一页所属的块整个被擦除之后，才能写这一页100,000次重复写后，块会发生磨损固态硬盘性能参数顺序读吞吐量 250MB/s 顺序写吞吐量 170MB/s随机读吞吐量 140MB/s 随机写吞吐量 14MB/s随机读访问时间30us 随机写访问时间 300us随机写为什么这么慢?擦除块需要相对较长的时间（大约1ms)写一个页的操作会触发该块中所有带有用数据的页均需被拷贝到新块将带相应数据块的页写到一个新(擦除过的)块中找到已有数据的块并擦除它再对相应的页进行写操作固态硬盘vs机械盘《计算机系统》存储层次&

局部性篇《计算机系统》课程教学组2025年春季学期ONTENTSC01局部性原理02存储层次结构本讲学习内容03认识高速缓存存储技术发展趋势Metric 1980 1985 1990 1995 2000 2005 2010 2010:1980$/MB 8,000 880 100 30 1 0.1 0.06 130,000access(ns) 375 200 100 70 60 50 40 9typicalsize(MB) 0.064 0.256 4 16 64 2,000 8,000 125,000

DRAMSRAMMetric 1980 1985 1990 1995 2000 2005 2010 2010:1980$/MB 500 100 8 0.30 0.01 0.005 0.0003 1,600,000access(ms) 87 75 28 10 8 4 3 29typicalsize(MB) 1 10 160 1,000 20,000 160,000 1,500,0001,500,000DiskMetric 1980 1985 1990 1995 2000 2005 2010 2010:1980$/MB 19,200 2,900 320 256 100 75 60 320access(ns) 300 150 35 15 3 2 1.5 200CPU时钟频率

1980 1990 1995 2000 2003 2005 2010 2010:1980CPU 8080 386 Pentium P-III P-4 Core2 Corei7 Clockrate(MHz)1 20 150 600 3300 2000 2500 2500Cycletime(ns) 1000 50 6 1.6 0.3 0.50 0.4 2500Cores 1 1 1 1 1 2 4 4Effectivecycle 1000 50 6 1.6 0.3 0.25 0.1 10,000time(ns)计算机历史上的转折点：设计者遇到了功耗墙“PowerWall”CPU-内存速度差异

DRAM,disk,andCPU之间的速度差异越来越大DiskDRAMCPUSSD单一存储器不可能三角成本容量速度单一存储器不可能三角使用单一存储设备不可能同时在“高速度、大容量、低成本”达到最优寄存器内存硬盘单个位存储容量小速度极快成本极高触发器/锁存器DRAM：晶体管+电容容量中等速度快成本中等易失性EEPROM/NAND：浮栅MOS管（晶体管）容量大速度中等成本较低非易失应用存储层次，视图解决单一存储设备不可能三角寄存器内存硬盘单个位存储容量小速度极快成本极高触发器/锁存器DRAM：晶体管+电容容量中等速度快成本中等易失性EEPROM/NAND：浮栅MOS管（晶体管）容量大速度中等成本较低非易失速度<1ns容量KB成本$7/MB速度50~100ns容量GB成本$0.015/MB速度

μs级容量TB成本$0.1/GB组成存储层次局部性幸好有局