城市轨道交通电工电子技术 课件 模块6 数字电路基础

模块6数字电路基础6.1数字电路基础6.1.1数字电路概述1)模拟信号与数字信号电子线路中的电信号有两大类：模拟信号和数字信号。在数值上和时间上都是连续变化的信号，称为模拟信号；在数值上和时间上不连续变化的信号，称为数字信号。6.1数字电路基础6.1.1数字电路概述1)模拟信号与数字信号电子线路中的电信号有两大类：模拟信号和数字信号。在数值上和时间上都是连续变化的信号，称为模拟信号；在数值上和时间上不连续变化的信号，称为数字信号。2)脉冲

数字信号实质是一种脉冲信号，所谓脉冲信号指瞬间突然变化、作用时间极短的电压或电流信号。脉冲波形有多种，常见的有矩形波、锯齿波、尖脉冲、阶梯波等。矩形脉冲波的参数：(1)脉冲幅度脉冲电压Vm的最大变化幅度。(2)脉冲上升沿时间脉冲上升沿从0.1Vm上升到0.9Vm的时间。(3)脉冲下降沿时间脉冲上升沿从0.9Vm下降到0.1Vm的时间。矩形脉冲波的参数：(4)脉冲宽度tw脉冲前、后沿0.5Vm处的时间间隔(5)脉冲周期T指周期性脉冲中相邻的两个脉冲波形对应点之间的时间间隔。(6)占空比脉冲宽度与周期之比3)数字电路的特点(1)数字信号是非连续变化的电信号，用“1”和“0”反映在电路上的高电平和低电平。(2)晶体管处于开关工作状态，抗干扰能力强、精度高。(3)结构简单、容易制造，便于集成及系列化生产，通用性强。(4)数字电路研究对象是电路的输入和输出之间的逻辑关系

分析工具是逻辑代数，表达电路的功能主要用真值表，逻辑函数表达式及波形图等。6.1.2数制与代码1)数制

进位计数制：表示数时，用进位计数的方法组成多位数码，且多位数码每一位的构成及低位到高位的进位都要遵循一定的规则，这种计数制度就称为进位计数制，简称数制

基数：进位制的基数，就是在该进位制中可能用到的数码个数。位权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，就是该位的权数，是一个幂。几种常用数制结论：①一般R进制需用到R个数码，基数是R；运算规律为逢R进一。

②如果一个R进制数M包含ｎ位整数和ｍ位小数，即类别十进制(Decimal)二进制(Binary)八进制(Octal)十六进制(Hexadecimal)数码0,1,……,90,10,1,……,70,1,…,9,A~F基数102816进位规则逢10进1逢2进1逢8进1逢16进1第i位的权值10i2i8i16i2)数制转换(1)N进制数转换为十进制数方法：写出N进制数的权展开式，再将各数值按照十进制相加，即可得到等值的十进制数。例：把二进制数（101.01）2转换为十进制数。(2)十进制数转换为N进制数方法：十进制数的整数部分除基数N倒取余法，小数部分乘基数N顺取整法。例：将十进制数(25.638）10转换为二进制数。整数部分：小数部分：故此(3)二进制、八进制与十六进制的互相转换

①二进制数与八进制数的转换二进制转换成八进制方法：整数部分从右向左每3位一组（不足3位左补0），小数部分从左向右每3位一组（不足3位右补0）。八进制转换成二进制方法：用3位二进制数代替每一位八进制数例：②二进制数与十六进制数的转换方法：二进制转换成十六进制数方法同上，4位二进制数与一位十六进制数对应。例：(4)几种数制的对照表十进制与二进制、八进制、十六进制数的对应关系3)BCD码BCD码是用四位二进制数组成一组代码，表示一位十进制码。四位二进制数共有16中组合，可从中任取10种可能表示十进制数0-9，根据不同的选取方法，可以编制出多种BCD码，如8421码、5421码、2421码、余3码和5211码，其中8421码最常用。感谢聆听THANKS模块6数字电路基础6.2逻辑门电路

自然界中存在大量相互对立而在一定条件下可以相互转换的两种状态，如真与假，电位的高与低等。两种状态之间的相互关系有一定的因果关系，称为逻辑关系。由于数字电路能实现特定逻辑关系的电路，又称为逻辑电路。逻辑电路的基本单元是逻辑门电路，它们反映了基本的逻辑关系。6.2.1基本门电路基本逻辑门电路有：与门、或门、非门1)与门(1)与逻辑关系——只有当决定一个事件的所有条件都成立时，事件才会发生的逻辑关系。

运算规则：0·0=01·0=00·1=01·1=1

Y=A·B

或Y＝AB（读作“A与B”）(2)与门能实现“与”逻辑关系的电路称为与逻辑门电路。与门具有两个或多个输入端，一个输出端。如图所示，二极管与电阻构成的有两个输入端的与门电路，输入端为A、B，输出端为Y。

(2)与门

与门电路

二极管与门输入、输出关系表VA

(V)VB(V)VY(V)0.30.30.30.330.330.30.3333

用于0和1表明逻辑门电路输入端状态和输出端状态逻辑对应关系的表，称为真值表。ABY000010100111与门的真值表

与门逻辑功能为：“有0出0，全1出1”2)或门(1)或逻辑关系——在决定一个事件发生的几个条件中，只要其中一个或者一个以上的条件成立，事件就会发生的逻辑关系。

Y=A＋B（读作“A或B”）运算规则：

0＋0=01＋0=10＋1=11＋1=1(2)或门能实现“或”逻辑关系的电路称为或逻辑门电路。如图所示是二极管与电阻构成的有两个输入端的或门电路，输入端为A、B，输出端为Y。

(2)或门

或门电路

或门逻辑功能：“有1出1，全0出0”ABY000011101111或门的真值表

3)非门(1)非逻辑关系——在事件中，结果总是和条件呈相反状态的逻辑关系。运算规则：

（读作Y等于A非）(2)非门能实现“非”逻辑关系的电路称为非门电路。如图所示是三极管与电阻构成的非门电路，输入端为A，输出端为Y。(2)非门

非门电路

AY0110非门电路的真值表

①当Vi为低电平时：输出Vo=VCC②当Vi为高电平时：输出Vo=0.3V非门逻辑功能：“有1出0，有0出1”。6.2.2复合门电路

实际中常把与门、或门和非门组合起来使用，组成复合门电路，常见的复合门电路有与非门、或非门、异或门等。1)与非门将一个与门和一个非门连接起来，就构成了一个与非门。逻辑表达式为：逻辑功能：“有0出1，有1出0”。2)或非门把一个或门和一个非门连接起来就可以构成一个或非门逻辑函数表达式：逻辑功能“有1出0，全0出1”。6.2.4逻辑表达式的化简

为得到最简单的逻辑电路，必须对逻辑函数式进行化简。

逻辑表达式化简就是将比较复杂的表达式转化为最简单的表达式。

最简单的表达式指是在不改变逻辑关系的情况下，乘积项的个数最少，其次是每一个乘积项中变量的个数最少。

化简的方法有公式法化简和图解法（卡诺图法）。1)公式法化简公式法化简指利用逻辑代数的基本定律将逻辑表达式转化为最简式。(1)逻辑代数的基本定律逻辑代数的变量：“1”和“0”表示两种对立的逻辑状态。（真或假，高或低，开或关等）1)公式法化简证明举例：逻辑代数中的基本公式只反映了变量之间的逻辑关系在进行逻辑运算时，按先算括号、再算乘积、最后算加法的顺序进行。(2)公式法公式法化简常用的有：并项法、吸收法、消去法、配项法等。①并项法利用互补律A+A=1，并项后消去变量例如：②吸收法利用吸收律A+AB=A，吸收多余项，消去多余变量例如：③消去法利用吸收律：A+AB=A+B，消去多余因子。例如：④配顶法有些表达式不能直接利用公式化简，这是需要利用A+A=1，A+1=1等，先把一项拆成二项，再重新与其它项组合化简，消去更多项。2)卡诺图法化简

将真值表按一定的规则转换成相应变量的方格图，称为卡诺图。(1)卡诺图的画法①真值表画卡诺图②由逻辑表达式画卡诺图

当逻辑函数为最小项表达式时，在卡诺图中找出和表达式中最小项对应的小方格填上1，其余的小方格填上0（也可用空格表示），就可以得到相应的卡诺图。

任何逻辑函数都等于其卡诺图中为1的方格所对应的最小项之和。(2)卡诺图法化简卡诺图法化简逻辑函数的步骤：①将逻辑函数写成最小项表达式②按最小项表达式填卡诺图，式中包含了的最小项，其对应方格填1，其余方格填0。③合并最小项，即将相邻的1方格圈成一组包围圈，每一组含2n个方格，对应每个包围圈写成一个新的乘积项。④将各个圈中化简的乘积项加起来得到最简的与或式。2个相邻最小项合并4个相邻最小项合并8个相邻最小项合并画包围圈时应遵循的原则：包围圈内的方格数一定是2n个，且包围圈必须呈矩形；循环相邻特性包括上下底相邻，左右边相邻和四角相邻；同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方格；一个包围圈的方格数要尽可能多，包围圈的数目要可能少。感谢聆听THANKS模块6数字电路基础6.3组合逻辑电路

数字电路根据输入与输出之间的关系不同（输出端是否反馈输入端），可分为无记忆功能的组合逻辑电路和有记忆功能的时序逻辑电路。

组合逻辑电路指在任何时刻，输出信号仅取决于该时刻的输入信号，而与电路自身先前的状态无关，如编码器、译码器等。6.3.1组合逻辑电路的分析与设计1)组合逻辑电路的分析步骤(1)根据组合逻辑电路写出逻辑表达式；方法：从前到后依次写出个逻辑电路中的各门电路的逻辑表达式，依次将前一个门电路的逻辑表达式代入后一个门电路的表达式中，最终得到整个电路的表达式。(2)对表达式进行化简或变换，以得到最简式；(3)根据最简的函数表达式列出真值表；方法：将输入的变量的各种可能值写入表格内，并根据表达式写出相应的输出变值。(4)分析真值表确定电路的逻辑功能该电路的逻辑功能：当AB相同时，输出为0；当AB不相同时，输出为1，是异或功能。2)组合逻辑电路的设计步骤

组合逻辑电路的设计，就是根据逻辑要求画出逻辑电路图的过程。因此组合逻辑电路的设计步骤与组合逻辑电路的分析步骤相反。

例：某个运动会举行举重比赛，比赛有A、B、C三个裁判，A为主裁判，B、C为副裁判。当两名以上裁判（必须包括A在内）认为运动员上举杠铃成功，按下面前的按钮时，表明“成功”的灯才亮。试设计一个逻辑电路来实现上述功能。设计过程：(1)根据实际问题的逻辑关系，列真值表；

设Y为指示灯，1表示灯亮为“成功”；0表示不亮为“不成功”。A为主裁判，B、C为副裁判，1表示按下按钮，0表示按钮未按下。列出真值表(2)由真值表写出相应表达式；方法:①从真值表中找出输出为1的各行，再把这些行的输入变量写成乘积的形式，如果变量值为0，要在变量上加非；②把以上各行的乘积项相加，写得出逻辑表达式为(3)化简、变换逻辑表达式；(4)画出逻辑电路图方法：当需要根据逻辑表达式设计逻辑电路时，首先要将它化简成最简表达式，再依据最简式设计出逻辑电路。6.3.2编码器

编码指把二进制数码0和1按一定的规律编排成一组组代码，并使每组代码具有一定的含义。能完成编码的数字电路称为编码器。

常见编码器有二进制编码器、二-十进制（BCD码）编码器、优先编码器等。1)二进制编码器

将2n个信号进行编码的电路，称为二进制编码器。

按编码输出二进制位数可分为4线-2线编码器、8线-3线编码器、16线-4线编码器等。

试根据8线-3线编码器的框图，设计一个二进制编码器，任何时刻只对其中一个输入信号进行编码，即输入的信号互相是排斥的。假设输入高电平有效，则任何时刻只允许一个端子为1，其余均为0。(1)真值表

根据设计要求，写出真值表，(2)逻辑表达式由真值表写出各输出的逻辑表达式为：(3)逻辑电路图根据逻辑表达式，画出逻辑电路2)二-十进制编码器十进制编码器是指用四位二进制代码表示一位十进制数（0～9）的编码电路，也称10线４线编码器。它有10个信号输入端和4个输出端。6.3.3译码器

将具有特定含意的二进制代码按其原意“翻译”出来，并转换成相应的输出信号的电路称为译码器，也叫解码器。它是编码的反操作。译码器在数字系统中的用途比较广泛，它不仅常用于代码的转换，终端的数字显示，还用于数据分配、脉冲分配、存储器寻址和组合逻辑信号的产生等场合。

常用的译码器电路有二进制译码器、二-十进制译码器、显示译码器等种类，不同的功能需求可选用不同种类的译码器来实现。1)二进制译码器

能将输入二进制代码译成相应输出信号的电路称为二进制译码器。电路有2个输入端A、B，为二进制代码；4个输出端Y3、Y2、Y1、Y0，高电平有效，因此又称2线—4线译码器(1)逻辑电路图2线—4线译码器(2)真值表(3)逻辑表达式2)显示译码器(1)数码显示器数码显示器，主要有半导体数码显示器（LED）、液晶数码显示器（LCD）、等离子体显示板等。①半导体数码显示器半导体数码显示器的内部接法半导体数码显示器的工作电压低、体积小、寿命长、响应速度快、工作可靠性高、色彩鲜艳、显示清晰。必须串接限流电阻使用。②液晶显示器

液晶显示器工作电压低，在1V以下也能工作；功耗极小；辐射很小。缺点是响应速度慢，亮度较差。③等离子体显示板

等离子体显示板体积更小，重量更轻，它的显示平面大，清晰度高，辐射极小，工作可靠，发光明亮，颜色鲜艳，响应速度快，视野开阔，视角高达160度。常用于车站、港口、机场等大型场所。(２)显示译码器常用的七段显示译码器有4511、4513等，4513是共阴极显示译码器。其中A3、A2、A1、A0是输入端，输入为8421BCD码；Ya、Yb、Yc、Yd、Ye、Yf、Yg为输出端，高电平有效。感谢聆听THANKS模块6数字电路基础6.4时序逻辑电路

时序逻辑电路是一种在任何时刻的输出，不仅取决于该时刻电路的输入，而且与电路过去的输入有关的逻辑电路。因此时序逻辑电路必须具有存储功能，如计数器、寄存器等。

触发器是时序逻辑电路的基本单元。

6.4.1触发器

触发器是能够存储一位二进制数字信号的电路，具有记忆功能，有两个稳定状态（“1”态和“0”态）。 

在没有外来信号作用时，触发器一直处于某一种稳定状态；只有在一定的输入信号控制下，才有可能从一种稳定状态转换到另一种稳定状态，并保持这一状态不变，只到下一个输入信号使它翻转为止。

触发器的控制信号有置位、复位信号、时钟脉冲信号CP、外部激励信号。

触发器的分类根据有无时钟脉冲触发可分：

无时钟触发器与时钟控制触发器；根据电路结构不同可分：

同步RS触发器、主从触发器和边沿触发器；根据逻辑功能不同可分：

RS触发器、JK触发器、D触发器、T触发器和T'触发器。 

(1)基本RS触发器①真值表①真值表③特征方程RS触发器特征方程:

(2)同步RS触发器G1和G2分别是两个输入信号S和R的控制门。

①同步RS触发器真值表②逻辑功能当CP脉冲为0时，G1和G2输出为1，两个控制门关闭，输入信号R和S不能进入触发器令其翻转。当CP脉冲为1时，G1、G2两个控制门打开，输入信号R和S进入触发器令其翻转。同步RS触发器在时钟脉冲有效期间（CP=1），输入端R、S为高电平有效。

③特征方程同步RS触发器特征方程:(3)主从RS触发器

脉冲输入端CP的“>”表示触发的有效时间是从CP脉冲由0跳变为1，称为上升沿触发（或正沿触发）；再加小圆圈，则表示有效时间是从CP脉冲由1跳变为0的时候，称为下降沿触发（或负沿触发）。

①主从RS触发器的真值表、特征方程和同步RS触发器相同。②逻辑功能当CP=1时，主触发器工作，输入信号RS可以进入主触发器并影响其输出；此时从触发器关闭，其输出端不受影响。当CP=0时，主触发器关闭，输入信号RS不能进入主触发器；此时从触发器打开，从触发器以主触发器的输出为输入信号进行翻转。当主从RS触发器用作计数翻转功能时，在CP=1期间，虽然主触发器已翻转，但主触发器输出信号并不能通过从触发器返回到输入端，因而不会出现空翻现象。2)JK触发器

由一个主从RS触发器和两个与门组成。

2)JK触发器JK触发器由主从RS触发器变换而来，它利用了触发器输出信号Q和的互补性，把两个输出信号引回到主从RS触发器的输入端作为控制信号，避免了主从RS触发器两个输入端同时为1的情况出现，从而解决了RS触发器的不定状态问题。10100110置0置1计数(翻转)逻辑功能Qn+1Qn保持10真值表和逻辑功能②特征方程将二式代入RS触发器的特征方程，可得到JK触发器特征方程。由JK触发器的逻辑图可以得出：S+K触发器特征方程:过程：3)D触发器把JK触发器的J端信号通过非门接到K端即构成D触发器。D触发器限定了两个输入端J和K不能相同。

置111置000逻辑功能Qn+1D从真值表可以看出，D触发器的特征方程为：真值表和特征方程3)T触发器把JK触发器的输入端J和K直接连接在一起,即构成T触发器。从逻辑图可以看出，T触发器限定了两个输入端J和K必须完全相同。

计数1保持Qn0逻辑功能Qn+1T真值表和特征方程从真值表可以看出，D触发器的特征方程为：3)T’触发器可以由JK触发器、T触发器、D触发器分别构成。

由T’触发器的构成可看出，T’触发器只有计数翻转功能。6.4.3计数器

计数器是指利用触发器的计数翻转功能来实现累计和记忆输入脉冲个数的逻辑部件。计数器是由触发器和门电路所组成。计数器在数字系统中应用广泛，能实现测量、计数和控制的功能，同时兼有分频功能。如:在数字仪器中对脉冲的计数等。

按数码进制计数器分:二进制计数器、十进制计数器、N进制计数器。

按计数方式计数器分:加法计数器、减法计数器和可逆计数器。

按触发器翻转方式计数器分:同步计数器、异步计数器。1)二进制计数器(1)二进制异步加法计数器“异步”是指计数器中各电路没有统一的时钟脉冲控制，或没有时钟脉冲控制，因此各触发器状态变化不是发生在同一时刻。4位异步二进制加法计数器由4个下降沿触发的由JK触发器都接成T’触发器组成。最低位触发器FF0的时钟脉冲输入端接计数脉冲CP，其他触发器的时钟脉冲输入端接相邻低位触发器的Q端。4位异步二进制加法计数器的时序图Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，即Q0、Ql、Q2、Q3分别对CP波形进行了二分频、四分频、八分频、十六分频因而计数器也可作为分频器。

4位异步二进制加法计数器的状态图从初态0000（由清零脉冲所置）开始，每输入一个计数脉冲，计数器的状态按二进制加法规律加1，所以是二进制加法计数器（4位）。又因为该计数器有0000～1111共16个状态，所以也称16进制（1位）加法计数器。

异步二进制计数器结构简单，改变级联触发器的个数，可以很方便地改变二进制计数器的位数，n个触发器构成n位二进制计数器或模2n计数器，或2n分频器。(2)二进制异步减法计数器

该计数器是一个4位异步二进制减法计数器，用4个上升沿触发的D触发器组成，它是将在前面介绍的4位异步二进制加法计数器中的FF1、FF2、FF3的时钟脉冲输入端改接到相邻低位触发器的4位异步二进制减法计数器的时序图

4位异步二进制减法计数器的状态图

(3)二进制同步计数器该计数器是一个4位同步二进制加法计数器，由4个JK触发器组成。图中各触发器的时钟脉冲输入端接同一计数脉冲CP端，计数脉冲到来时，各触发器同时工作，这是一个同步时序电路。由于计数脉冲CP同时接到各触发器的时钟脉冲输入端，当计数脉冲到来时，应该翻转的触发器同时翻转，所以速度比异步计数器高2)十进制计数器

在实际工作中，为了便于直接读取数据，常采用十进制计数器，

8421BCD码同步十进制加法计数器是一个由4个下降沿触发的JK触发器组成十进制加法计数器的时序图和状态图

3)任意进制计数器

在实际生活中，除了有二进制计数和十进制计数，还有其他进制的计数，如时钟的小时是十二进制，分、秒是六十进制。任意进制计数器利用其清零端或预置数端，外加适当的门电路连接而成。感谢聆听THANKS模块6数字电路基础6.5脉冲波形发生和整形电路

在数字电路或系统中，常常需要各种脉冲波形，例如时钟脉冲、控制过程的定时信号等。这些脉冲波形的获取，通常采用两种方法：一种是利用脉冲信号产生器直接产生；另一种则是通过对已有信号进行变换，使之满足系统的要求。6.5.1555定时器

555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。1)555集成定时器电路组成内部电路可分电阻分压器、电压比较器、基本RS触发器和输出缓冲级等部分。(1)由三个阻值为5kΩ的电阻组成的分压器；(2)两个电压比较器C1和C2

v+＞v－，vo=1；

v+＜v－，vo=0。(3)基本RS触发器；(4)放电三极管T及缓冲器G。2)基本功能当5脚悬空时，比较器C1和C2的比较电压分别为VCC/3和2VCC/3（1）当vI1>2VCC/3

，vI2>VCC/3时，

比较器C1输出低电平，C2输出高电平，基本RS触发器被置0，

放电三极管T导通，输出端vO为低电平。（2）当vI1<2VCC/3，vI2<VCC/3时，比较器C1输出高电平，C2输出低电平，基本RS触发器被置1，放电三极管T截止，输出端vO为高电平。（3）当vI1<2VCC/3，vI2>VCC/3时，比较器C1输出高电平，C2也输出高电平，即基本RS触发器R=1，S=1，触发器状态不变，电路亦保持原状态不变。2)基本功能6.5.2施密特触发器

脉冲整形电路的功能是对脉冲信号进行整形、延时等处理，使得到的脉冲信号满足要求。常见的脉冲整形电路有施密特触发器、单稳态触发器等。

施密特触发器可以把变化缓慢的脉冲波形变换成为数字电路所需要的矩形脉冲。施密特电路两个稳定状态,但这两个稳定状态的转换和维持都需要外加触发信号它的触发方式是电平触发。1)电路组成及功能只要将555定时器的2号脚和6号脚接在一起，就可以构成施密特触发器。我们简记为“二六搭一”，2)电压滞回特性1)施密特触发器的应用举例

施密特触发器的应用广泛，可用作接口电路、整形电路和脉冲鉴幅。(1)可用作接口电路：将缓慢变化的输入信号，转换成为符合TTL系统要求的脉冲波形。(2)可用作整形电路：把不规则的输入信号整形成为矩形脉冲。1)施密特触发器的应用举例(3)可用于脉冲鉴幅：将幅值大于VT+的脉冲选出。6.5.3单稳态触发器

单稳态触发器有一个稳定状态和一个暂稳状态；在外来触发脉冲作用下，能够由稳定状态翻转到暂稳状态；暂稳状态维持一段时间后，将自动返回到稳定状态，而暂稳状态时间的长短，与触发脉冲无关，公决定于电路本身的参数。1)电路组成单稳态触发器将555的6号脚和7号脚接在一起，并添加一个电容和一个电阻，就可以构成单稳态触发器。简记为“七六搭一，上R下C”。2)工作原理(1)无触发信号输入时电路工作在稳定状态