《微型计算机原理与接口技术》课件第9章

9.1并行接口技术概述

9.1.1并行数据传输的概念

并行数据传输以计算机的一个字节或字为单位，同时在多条数据线上进行传送，如系统总线的数据传输、打印机数据传输、显示输出等。并行数据传输采用同步方式传输，具有传输速度快、传输距离近、控制复杂、硬件开销大等特点。支持无条件传送、查询传送、中断传送等传送方式。除了无条件传送外，一般需要设置并行数据线的同时，还需要设置传输联络的信号线(称为握手信号)和控制信号线。故一般并行数据传输需要数据信息、状态信息、控制信息，但传送的信息不需要固定的格式，无需数据格式转换的开销。CPU通过并行数据传输可以很方便地扩展外围子系统以组成各种应用系统，所以使用非常广泛。它是CPU与外围子系统和外设重要的连接手段之一。

并行数据传输由并行接口电路完成，并行接口电路有不可编程接口和可编程接口之分。不可编程接口的基本电路包括数据锁存器、三态缓冲器等，电路简单、使用方便，传输时的工作方式和功能靠硬件连线设定，不能用软件方法改变，使用没有灵活性；可编程接口就较为灵活，芯片电路提供接口的硬件连接，通过编程可以灵活设置接口芯片的工作方式、传输控制方式和过程等，功能十分完善。

9.1.2并行接口电路的基本知识

1.并行接口电路的组成与连接

并行接口电路一般具备控制寄存器、状态寄存器、数据缓冲寄存器等关键构件，还需要地址译码电路、中断控制电路等。控制寄存器存放CPU发给接口电路的命令，接口电路按CPU的命令要求完成对电路工作的设置和控制等；状态寄存器用来存放外设的状态信息，CPU可以通过这个寄存器得到外设工作的状态信息，以便控制数据传送过程；数据缓冲寄存器是CPU与外设间数据传递的通道，用来暂时存放数据，以弥补CPU传输处理数据速度与外设处理数据速度的巨大差异，保证数据可靠有序地传输。数据缓冲寄存器一般分为输入数据锁存寄存器和输出数据缓冲寄存器。并行接口电路一侧与外设连接，一侧与CPU连接。与外设的连接通过多条数据线、联络的信号线(状态和应答握手，如数据准备好、I/O应答等)等；与CPU一侧的连接需要系统的数据总线、地址总线和相关的控制信号线、电源线、地址总线等。图9.1是一个典型的并行接口结构及与CPU、外设的连接图。图9.1并行接口结构及与CPU、外设的连接图

2.并行接口的数据传输过程

1)并行数据输入

并行数据输入是指外设通过并行接口向CPU传送数据。其一般过程是：外设将数据通过数据线送到接口的输入缓冲寄存器，并置“输入数据准备好”信号，接口收到数据后，发给外设一个“输入应答”信号；外设接收到“输入应答”信号后撤销“输入数据准备好”信号，接口收到数据后会在状态寄存器置位“数据准备好”，以供CPU读取查询；CPU通过查询状态寄存器或接收接口发来的中断信号，读取接口的数据缓冲寄存器中的数据；CPU读取数据后，状态寄存器的“数据准备好”状态位自动复位，准备下一个数据的输入；周而复始，直到所有数据输入完毕。

2)并行数据输出

并行数据输出是指CPU通过并行接口向外设传送数据。其一般过程是：CPU查询状态寄存器的“输出数据准备好”状态位有效，或由于输出缓冲寄存器为“空”，而向CPU发出中断请求信号，CPU通过数据总线向接口的输出数据缓冲寄存器发送一个数据；接口把数据发送出去，并启动(选通信号)外设接收这个数据，外设收到数据，回送接口一个“输出应答”信号；接口收到这个“输出应答”信号，自动将状态寄存器的“输出数据准备好”状态位置位，继续发送下一个数据；周而复始，直到把所有数据输出到外设。

9.2可编程并行接口芯片8255A

9.2.18255A的结构与引脚

1．8255A的基本结构

8255A的基本结构如图9.2所示，它有四个功能部分，即三个数据端口、A组控制和B组控制电路、数据总线缓冲器、读/写控制电路。图9.28255A的基本结构框图

(1)三个数据端口。

三个数据端口分别称为A端口、B端口和C端口。在功能上这三个端口各有特点，均可被编程设置为输入端口或输出端口使用，可用来与外部设备相连，与外部设备之间进行数据信息、控制信息和状态信息的交换。

① A端口：具有8位输入锁存和输出锁存/缓冲功能，能同时具有双向数据传输功能，具有三种工作方式。

② B端口：具有8位输入锁存和输出锁存/缓冲功能，可用于数据输入/输出传输，具有两种工作方式。

③ C端口：可单独用于基本的数据输入/输出传输，更多情况下可通过编程把C端口分为高4位和低4位端口，独立定义其输入/输出，分别与A端口和B端口配合，完成数据传输过程的控制和状态反映，形成A组和B组端口的应用。

(2) A组控制和B组控制电路。

8255A有三个端口，但不是每个端口都有自己独立的控制部件。实际上，它只有两个控制部件，这样8255A内部的三个端口就分为两组。A组控制电路用于8255A内部控制A端口和C端口高4位(PC7～PC4)，B组控制电路用于控制B端口和C端口低4位(PC3～PC0)。A组、B组都有自己的控制部件，可同时接收来自读/写控制电路的命令和CPU送来的控制字，并且根据它们来定义各个端口的操作方式。

(3)数据总线缓冲器。

数据总线缓冲器是芯片和CPU数据总线连接的部件，是三态8位双向缓冲器。CPU执行输出操作时，可将控制字或数据通过该缓冲器传送给8255A的控制端口或数据端口；CPU执行输入操作时，8255A可将数据端口的状态信息或数据通过它传输给CPU。

(4)读/写控制电路。

读/写控制电路用于实现和CPU控制信号与地址信号的连接，完成对三个数据端口的访问译码、控制读/写过程等操作。8255A控制信号与端口操作的关系见表9.1。表9.18255A控制信号与端口操作的关系

2．8255A的外部引脚

8255A的外部引脚如图9.3所示。引脚信号按连接对象分为两组，一组是和CPU连接的，一组是与外设连接的。图9.38255A的外部引脚图9.2.28255A的编程

1．8255A的控制字

CPU通过给8255A发送控制字，实现对8255A的编程，设定其工作方式和C端口的按位控制操作，对应方式控制字、C端口置位/复位控制字。

(1)方式控制字。方式控制字由一个8位寄存器实现，其内容决定8255A的三个数据端口的工作方式，在对8255A使用时进行初始化，其格式如图9.4所示。图9.48255A的方式控制字

【例9.1】

要求把8255A的A端口作为输入，B端口作为输出，C端口任意，A组工作在方式0，B组工作在方式1，设置8255A的端口工作方式的程序段。

程序如下：

(2) C口置位/复位控制字。C端口可以根据C端口置位/复位控制字实现任意位的置位/复位操作，用于控制应答信号。其格式如图9.5所示。图9.58255A的C端口置位/复位控制字当C端口用于控制信号时，能方便地置位/复位，但仅对一位有效且针对输出，如用于开关的启/停、信号电平控制、中断信号的允许和屏蔽等；工作方式控制字是对端口的初始化，一般放在程序段的开头，而C端口按位控制字位于初始化完成后，可出现在程序需要的位置；C端口的按位控制字可以实现按位输出功能，A端口和B端口也可以实现按位操作。

2．8255A的三种工作方式

8255A的三种工作方式分别是方式0、方式1和方式2。其中，A端口具有三种方式；B端口具有方式0和方式1两种方式；C端口一般作为控制信号使用，配合A端口和B端口的数据传送，作为数据端口时只有基本的输入/输出功能。

1)方式0——基本的输入/输出方式

在这个方式下，A、B和C三个数据传输端口只能提供简单的输入/输出操作，没有应答信号线，直接使用IN和OUT指令通过各端口进行数据I/O。一般用于无条件传送的场合，即认为外设总是准备好的状态，也可以把C端口的高4位和低4位按需要定义成联络信号，配合A端口和B端口用作查询传送。

2)方式1——选通输入/输出方式

方式1下，数据传输必须在联络信号配合下进行。为此，A端口和B端口选择使用方式1时，分别分配C端口的高位和低位作为选通应答信号。这种分配是固定的，由硬件系统本身决定，软件只有按定义使用而不能改变。

(1) A端口和B端口的选通输入：信号定义与连接如图9.6所示。图9.68255A的A端口和B端口选通输入信号定义与连接图9.7工作方式1输入时序图图9.88255A的A口和B口选通输出信号定义与连接图9.9工作方式1输出时序图

(3)状态字：8255A工作在方式1下，A端口、B端口进行输入和输出产生状态字，供CPU查询使用，通过读取C端口获得状态字。其各位的意义如图9.10所示。图9.10方式1的输入和输出状态字

3)方式2——双向选通输入/输出方式

方式2下，A端口具有双向数据传输功能，使用同样的8条数据线，信号定义与连接如图9.11所示。从图可以看出，A端口做双向数据传输线，C端口的PC7～PC3做专用应答线。而A端口方式2的信号是方式1的输入和输出信号的叠加。图9.118255A方式2的信号定义与连接

A端口方式2下的控制字是11XXXXXXB，只要定义了方式2，其联络信号的定义就是固定的，但PC1PC0的定义可以靠D0位来进行。

因为A端口方式2的信号就是方式1的输入和输出信号的叠加，输入和输出过程等同于方式1下A端口的输入和输出过程。只是在中断发生时，需要依据是输入还是输出引起的中断决定进行输入或输出操作。

方式2下A端口的状态字也是方式1下A口输入和输出的状态字的组合，具体格式如图9.12所示。图9.12方式2的A端口双向传送的状态字当8255A设置为方式2的双向数据传送，工作在查询数据传送方式时，可通过查询状态字的D7和D5位决定进行输入或输出。当进行中断方式的数据传送时，除了设置D6和D4位打开内部中断外，中断的识别需要D7和D5位判断是输出中断还是输入中断。其工作时序图如图9.13所示。图9.13工作方式2的时序图9.2.38255A的应用

8255A是一个多功能的并行接口芯片，在微型计算机外部通信中经常使用，下面举例介绍8255A的基本使用方法。

【例9.5】

应用并行接口芯片8255A设计一个并行接口，控制LED显示，要求8位LED指示灯依次流水循环显示。设8255A的端口地址范围是3340H～3343H。

分析：LED显示器是一个简单的显示输出设备，可以设计8255A在方式0下，以无条件传送方式控制LED显示输出。选择A端口、B端口或C端口中的任意一个均可。流水显示效果的实现比较简单，令LED显示器的D0～D7指示灯循环逐次点亮即可。

其硬件连接图如图9.14所示。图9.148255A控制LED显示接口电路 9.3微机的并行打印功能

9.3.1打印机与微机并行接口标准

1．Centronic标准

打印机本身是一种精密复杂的电子系统，把微处理器或微控制器应用于打印机的控制电路，可实现智能打印设备。智能打印机操作简便，功能强大，接口简单，可采用并行接口Centronic标准连接、串口连接、USB连接等手段。Centronic标准采用并口方式，利用计算机具有的打印机适配器，实现打印功能。这里在分析Centronic标准的打印机接口信号基础上，用8255A的方式0实现一个典型的打印机接口。打印机接口的Centronic标准定义了36条信号线，用于并口打印机的连接，计算机一侧则用25针的D型插座实现打印接口信号的连接。25针的D型打印口和打印机36线插座连接如图9.15所示，信号定义如表9.2、表9.3所示。图9.1525针的D型打印口和打印机36线插座连接图表9.2打印机接口25针的D型插座信号定义表9.3打印机Centronic标准接口36线连接器信号定义打印机基本的信号连接是8条数据线及其选通信号线、2条握手信号线。它们的工作时序图如图9.16所示。图9.16打印机的基本工作时序图

2．IEEE1284标准

关于并行端口的工作模式，随着应用的需要，IEEE专委会发布了IEEE1284标准，确定了数据传输的协议和物理、电气接口标准，形成了低级的物理层和数据链路层协议，定义了5种数据传输模式。并口也不仅兼容了早期的打印机基本接口，还可以实现高速双向数据传输。并口模式定义如表9.4所示。表9.4并口模式定义

IEEE1284定义的5种并口数据传输模式组合形成4种不同的接口类型，如表9.5所示。表9.5并口类型标准并行接口SPP，采用半字节正向方式，是打印的标准方式，反向数据通道的通信完全采用软件方法实现。具有FIFO缓冲方式的SPP，称为“快速Centronic”或“FIFO并口”，写到FIFO的数据使用硬件产生选通信号，传输速度能达到或高于500KB/s，不必进行信号选通和握手检查，但此方式不是IEEE1284推荐的标准。

双向并行接口是在标准并口上加了允许/禁止驱动程序驱动数据线路的功能，允许数据输出口变成输入口，可以允许外设向计算机在一个数据周期中传送一个字节的数据，而且反向数据通道的传输速率几乎与正向通道相同。这种方式采用软件控制的办法实现反向字节数据传输，数据传输速率一般为50KB/s～250KB/s。增强型并口EPP可提供高性能并口传输方式，兼容标准并行接口SPP方式。EPP协议具有四种数据传输周期，即写数据周期、读数据周期、写地址周期和读地址周期。数据周期是主机和外设交换数据的周期，地址周期是主机和外设传输地址、通道、指令和控制信息的周期。这种并口标准的传输速率可达ISA总线的传输能力。

增强功能并口ECP方式比EPP定义了功能更强的协议，支持多个逻辑设备和传输数据实时的行程编码数据压缩(RLE)。这种并口标准的功能含EPP的标准，且具有DMA传输能力。这对需要大块数据传输的打印机、扫描仪、网络适配器、高速数据采集和可移动硬盘等设备有很重要的作用。现代微机的并行输入/输出部件(SIO)集成了SPP、EPP和ECP并口，集成芯片配合微机芯片组提供并行接口的控制器，以8255A芯片为对象的基本并口技术是并口增强或扩展的知识和技术的基础。

9.3.2微机并行打印接口设计

【例9.6】

打印机接口用8255A的方式0设计实现把内存200H处的256个字节送微型打印机μ80打印。图9.178255A方式0的并口打印机硬件连接图图9.188255A方式1的并口打印机硬件连接图

【例9.8】

用8255A设计双机通信的程序，甲乙两台计算机利用并口收发数据。甲机收发数据可采用8255A的方式2实现，中断方式传输；乙机A端口发送数据，B端口接收数据，采用8255A的方式0设计实现，工作在查询方式。