CN114327476B 芯片设计文件生成方法、装置、芯片设计方法及装置（Oppo广东移动通信有限公司）

(19)国家知识产权局(12)发明专利(10)授权公告号CN114327476B(65)同一申请的已公布的文献号审查员王馨(73)专利权人OPPO广东移动通信有限公司滨路18号(74)专利代理机构华进联合专利商标代理有限公司44224(54)发明名称本申请提供了一种芯片设计文件生成方法、装置、芯片设计方法及装置，所述芯片设计文件生成方法包括：获取芯片的管脚描述文件；管脚描述文件记录有各管脚的描述信息；根据描述信息生成芯片的RTL代码及验证代码；输出芯片设计文件；芯片设计文件包括RTL代码及验证代码。本申请能够提高芯片GPIO架构设计的效率，当芯片设计需要修改时，设计人员只需要对管脚描述文件中的相应信息进行修改即可自动新的生成2获取芯片的至少一个管脚描述文件；其中，所述管脚描述文件包括用于描述所述芯片的一个或多个管脚的描述信息，所述描述信息包括管脚功能描述信息、寄存器描述信息及IO连接描述信息；根据所述管脚功能描述信息及所述寄存器描述信息生成软IP的RTL代码；所述软IP是用硬件描述语言描述的功能块；根据所述IO连接描述信息及所述寄存器描述信息生成硬IP的RTL代码；所述硬IP是电路元件实现的功能模块；根据所述管脚功能描述信息、所述寄存器描述信息及所述I0连接描述信息生成验证代输出芯片设计文件；其中，所述芯片设计文件包括所述RT2.根据权利要求1所述的方法，其特征在于，所述方法应用于芯片GPIO架构设计。3.根据权利要求1所述的方法，其特征在于，所述管脚功能描述信息包括功能信息及4.根据权利要求3所述的方法，其特征在于，所述DFT信息中包括测试激励；所述根据所述管脚功能描述信息、所述寄存器描述信息及所述IO连接描述信息生成验证代码，包括：基于所述管脚功能描述信息、所述寄存器描述信息及所述I0连接描述信息生，确定芯片的工作逻辑；将所述测试激励作为所述芯片的输入，基于所述工作逻辑，确定所述芯片的输出信息；将所述输出信息确定为验证代码。检测所述管脚功能描述信息是否存在复用功能冲突；若存在复用功能冲突则生成功能描述报错提示；若不存在复用功能冲突则执行步骤根据所述描述信息生成所述芯片的RTL代码及验证代码。检测所述I0连接描述信息是否存在连接冲突；若存在连接冲突则生成IO连接报错提示；若不存在连接冲突则根据所述描述信息生成所述芯片的RTL代码及验证代码。7.根据权利要求1至6任一项所述的方法，其特征在于，所述至少一个管脚描述文件包括第一描述文件和第二描述文件，其中，所述第一描述文件至少通过对第一管脚的描述与所述第二描述文件相关联，所述第一管脚为所述芯片的管脚之一，所述方法还包括：识别所述第一描述文件对所述第一管脚的第一描述信息的更改内容；根据所述更改内容对应修改所述第二描述文件。8.根据权利要求7所述的方法，其特征在于，根据所述更改内容对应修改所述第二描述根据所述更改内容修改所述第二描述文件对所述第一管脚的第二描述信息；修改所述第二描述文件对第二管脚的第三描述信息；其中，所述第二管脚为关联于所述第一管脚的所述芯片的另一管脚。3获取芯片设计文件；所述芯片设计文件根据权利要求1至8任一项所述的芯片设计文件生成方法得到；根据所述芯片设计文件中的RTL代码对所述芯片进行实例化；根据所述芯片设计文件中的验证代码对所述芯片进行验证。文件获取模块，用于获取芯片的至少一个管脚描述文件；其中，所述管脚描述文件包括用于描述所述芯片的一个或多个管脚的描述信息，所述描述信息包括管脚功能描述信息、寄存器描述信息及IO连接描述信息；代码生成模块，用于根据所述管脚功能描述信息及所述寄存器描述信息生成软IP的RTL代码；所述软IP是用硬件描述语言描述的功能块；根据所述I0连接描述信息及所述寄存器描述信息生成硬IP的RTL代码；所述硬IP是电路元件实现的功能模块；根据所述管脚功能描述信息、所述寄存器描述信息及所述I0连接描述信息生成验证代码；设计文件输出模块，用于输出芯片设计文件；其中，所述芯片设计文件包括所述RTL代码及所述验证代码。设计文件获取模块，用于获取芯片设计文件；所述芯片设计文件由权利要求10所述的芯片设计文件生成装置生成；芯片实例化模块，用于根据所述芯片设计文件中的RTL代码对所述芯片进行实例化；验证模块，用于根据所述芯片设计文件中的验证代码对所述芯片进行验证。12.一种计算机设备，包括存储器及处理器，所述存储器中储存有计算机程序，其特征在于，所述计算机程序被所述处理器执行时，使得所述处理器执行如权利要求1至9中任一项所述的方法的步骤。13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至9中任一项所述的方法的步骤。4技术领域[0001]本申请实施例涉及芯片设计技术领域，特别是涉及一种芯片设计文件生成方法、背景技术[0002]随着芯片技术的发展，芯片架构趋于复杂化。在GPIO机构兼容架构中，每个焊盘、家族和社区分别具有若干个属性，使得一个架构可以有上百个焊盘(pad),组织成几十个家庭(family)和几个社区(community),进而导致编译代码的数据量极大。因此一个GPIO设计团队要完成一个GPIO架构设计需要花费较长时间。发明内容[0003]本申请实施例提供了一种芯片设计文件生成方法、装置、芯片设计方法、装置、计算机设备及存储介质，可以提高芯片GPIO架构设计的效率。[0005]获取芯片的至少一个管脚描述文件；其中，所述管脚描述文件包括用于描述所述芯片的一个或多个管脚的描述信息；[0006]根据所述描述信息生成所述芯片的RTL代码及验证代码；[0007]输出芯片设计文件[0009]获取芯片设计文件；所述芯片设计文件根据上述芯片设计文件生成方法得到；[0010]根据所述芯片设计文件中的RTL代码对所述芯片进行实例化；[0011]根据所述芯片设计文件中的验证代码对所述芯片进行验证。[0013]文件获取模块，用于获取芯片的至少一个管脚描述文件；其中，所述管脚描述文件包括用于描述所述芯片的一个或多个管脚的描述信息；[0014]代码生成模块，用于根据所述描述信息生成所述芯片的RTL代码及验证代码；[0015]设计文件输出模块，用于输出芯片设计文件；其中，所述芯片设计文件包括所述RTL代码及所述验证代码。[0017]设计文件获取模块，用于获取芯片设计文件；所述芯片设计文件由上述芯片设计文件生成装置生成；[0018]芯片实例化模块，用于根据所述芯片设计文件中的RTL代码对所述芯片进行实例[0019]验证模块，用于根据所述芯片设计文件中的验证代码对所述芯片进行验证。[0020]一种计算机设备，包括存储器及处理器，所述存储器中储存有计算机程序，其特征在于，所述计算机程序被所述处理器执行时，使得所述处理器执行以下步骤：5[0021]获取芯片的至少一个管脚描述文件；其中，所述管脚描述文件包括用于描述所述芯片的一个或多个管脚的描述信息；[0022]根据所述描述信息生成所述芯片的RTL代码及验证代码；[0023]输出芯片设计文件；其中，所述芯片设计文件包括所述RTL代码及所述验证代码。[0024]一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现以下步骤：[0025]获取芯片的管脚描述文件；所述管脚描述文件记录有各管脚的描述信息；[0026]根据所述描述信息生成所述芯片的RTL代码及验证代码；[0027]输出芯片设计文件；所述芯片设计文件包括所述RTL代码及所述验证代码。[0028]上述芯片设计文件生成方法、装置、芯片设计方法、装置、计算机设备及存储介质，通过获取芯片的管脚描述文件，从管脚描述文件中获取描述信息，根据描述信息自动编译生成芯片的RTL代码及验证代码并输出芯片设计文件，取代人工编译，提高芯片GPIO架构设计的效率，当芯片设计需要修改时，设计人员只需要对管脚描述文件中的相应信息进行修改即可自动新的生成RTL代码和验证代码，无需人工重新进行编译，避免人工编译产生错漏，缩短芯片研发时间。附图说明[0029]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0030]图1为一个实施例中芯片的架构示意图；[0031]图2为一个实施例中芯片设计文件生成方法的流程图；[0032]图3为一个实施例中步骤根据描述信息生成芯片的RTL代码及验证代码的流程图；[0033]图4为另一个实施例中芯片设计文件生成方法的流程图；[0034]图5为又一个实施例中芯片设计文件生成方法的流程图；[0035]图6为一个实施例中芯片设计方法的流程图；[0036]图7为一个实施例中芯片设计文件生成装置的结构框图之一；[0037]图8为一个实施例中芯片设计文件生成装置的结构框图之二；[0038]图9为一个实施例中芯片设计文件生成装置的结构框图之三；[0039]图10为一个实施例中芯片设计文件生成装置的结构框图之四；[0040]图11为一个实施例中芯片设计装置的结构框图；[0041]图12为一个实施例中计算设备的结构框图。具体实施方式[0042]为了便于理解本申请，为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使6对本申请的公开内容理解的更加透彻全面。本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。[0045]如图1所示，在一个GPIO机构兼容架构中，每个焊盘(pad)、家族(family)和社区(community)分别至少具有20+、30+和大约10个属性。这样一个GPIO架构可以有至少100多个焊盘，组织成几十个家庭和几个社区，导致芯片设计的数据量非常大。除了这一大数据集之外，设计人员还需要在社区软IP(SIP,SoftIP)和焊盘的硬IP(HIP,HardIP)之间建立正确的信号连接。并且验证团队需要验证芯片的所有管脚。此外，在顶层模块中需要正确连接大量信号以实现全芯片集成。因此，在没有任何自动化的情况下，完成一个新项目的GPIO架构的设计和验证花费较长时间。而且，由于数据量极大，GPIO人工实现的过程非常容易出[0046]基于上述问题，本申请实施例涉及的芯片设计文件生成方法，可以应用于芯片GPIO架构设计，能够根据设计人员提供的芯片的管脚描述文件自动生成芯片设计文件。本申请中涉及的芯片可以是任意一种数字电路芯片，具体的，可以为DSP(DigitalSignalProcessing,数字信号处理)芯片或SOC(SystemonChip,片上系统)芯片等处理器芯片。[0047]如图2所示，在其中一个实施例中，芯片设计文件生成方法包括步骤201至步骤[0048]步骤201,获取芯片的至少一个管脚描述文件。[0049]其中，管脚描述文件包括芯片的一个或多个管脚的描述信息，管脚描述文件由负责芯片各模块设计的设计人员提供，包括管脚功能实现的所有相关描述信息，例如管脚的设计的各设计人员进行描述信息的获取，从功能模块出发获取各管脚的描述信息，集合为一个或多个管脚描述文件。若管脚描述文件为多个，则基于多个管脚描述文件协同实现芯片设计文件生成。[0050]在其中一个实施例中，管脚描述文件可以是Excel文件，设计人员根据其各自负责的部分在表格中填写所需提供的描述信息即可。[0051]步骤202,根据描述信息生成芯片的RTL代码及验证代码。[0052]其中，RTL(ResistorTransistorLogic,电阻晶体管逻辑)代码是用硬件描述语言(Verilog或VHDL)描述芯片理想达到的功能的实现代码。验证代码是用硬件描述语言(Verilog或VHDL)描述的用于实现芯片前端自检的验证代码。7[0053]读取芯片的管脚描述文件，提取管脚描述文件中的描述信息，将描述信息转换为硬件描述语言，具体的，可以利用预设的转换逻辑将描述信息转换为硬件描述语言，最终生[0054]在其中一个实施例中，设计人员需要修改芯片设计，只需要修改管脚描述文件中相关部分的描述信息即可，根据新的管脚描述文件重新生成RTL代码及验证代码，无需人工重新编译，并且利用计算机设备根据预设的逻辑进行自动编译，能够降低编译错误。[0055]步骤203,输出芯片设计文件。[0056]其中，芯片设计文件包括RTL代码及验证代码。基于RTL代码可以实现芯片的实例化，利用验证代码可以实现芯片的前端仿真验证。[0057]上述芯片设计文件生成方法，通过获取芯片的管脚描述文件，从管脚描述文件中获取描述信息，根据描述信息自动编译生成芯片的RTL代码及验证代码并输出芯片设计文件，取代人工编译，提高芯片GPIO架构设计的效率，当芯片设计需要修改时，设计人员只需要对管脚描述文件中的相应信息进行修改即可自动新的生成RTL代码和验证代码，无需人[0058]在其中一个实施例中，至少一个管脚描述文件包括第一描述文件和第二描述文件，第一描述文件至少通过对第一管脚的描述与第二描述文件相关联，第一管脚为芯片的管脚之一；芯片设计文件生成方法还包括：[0059]识别第一描述文件对第一管脚的第一描述信息的更改内容；[0060]根据更改内容对应修改第二描述文件。[0061]在芯片中为了实现管脚的功能复用，对芯片的不同功能模块的设计可能会关联到同一个管脚，在第一管脚的第一描述文件发生修改时，工程师还需要对应修改关联的描述文件，容易发生错漏。本实施例中，可以通过识别出第一描述文件中对第一管脚的第一描述信息发生了更改，并识别更改内容，根据更改内容自动修改第二描述文件中的对应部分，避免修改发生遗漏，提高芯片设计文件的生成效率。[0063]根据更改内容修改第二描述文件对第一管脚的第二描述信息；[0064]修改第二描述文件对第二管脚的第三描述信息。[0065]其中，第二描述信息为第一管脚在第二描述文件中涉及的描述信息，与第一描述信息同为第一管脚的描述信息，因此在第一描述信息发生更改时，可以自动根据更改内容对第二描述信息进行修改。第三描述信息为第二描述文件中关于第二管脚的描述信息，第二管脚为关联于第一管脚的芯片的另一管脚，且第三描述信息与第二描述信息属于同一描述文件，即涉及同一功能模块，因此可以根据更改内容对应的修改第二描述文件中涉及第二管脚的第三描述信息。[0066]在其中一个实施例中，描述信息包括管脚功能描述信息、寄存器描述信息及IO连接描述信息。[0067]其中，管脚功能描述信息为用于描述芯片管脚功能实现的配置参数信息，可以包括管脚的复用关系、所使用的I/0类型以及I/0管脚的端口名称、管脚属于ASIC还是只用于FPGA以及管脚是否为特殊类型如测试模式、时钟和复位管脚以及控制管脚复用的控制信号等等。寄存器描述信息记载有寄存器的配置参数信息，包括每个寄存器的名称、偏移地址、8每个IO端口的硬件连接关系。[0068]在其中一个实施例中，描述信息可以仅包括管脚功能描述信息，寄存器描述信息和IO连接描述信息可以是预设的，设计人员根据每次迭代设计或者功能修改提供管脚功能描述信息即可生成迭代或修改后的芯片设计文件。[0069]在其中一个实施例中，描述信息可以仅包括管脚功能描述信息和寄存器描述信息，连接描述信息可以是预设的，设计人员根据每次迭代设计或者功能修改提供管脚功能描述信息和寄存器描述信息即可生成迭代或修改后的芯片设计文件。[0070]在其中一个实施例中，管脚功能描述信息包括功能(function)信息和DFT(designfortest,可测性设计)信息。其中，芯片原始设计中阶段插入各种用于提高芯片可测试性(包括可控制性和可观测性)的硬件逻辑信息即为DFT信息，功能信息是用于描述管脚实现各功能模块功能时的硬件逻辑信息。[0071]部分管脚除了支持功能模块的功能复用，还会涉及DFT测试，通过获取包括功能信技术中在完成功能模块设计后再进行DFT设计并插入，能够提高芯片设计的效率。[0072]在其中一个实施例中，如图3所示，所述根据所述描述信息生成所述芯片的RTL代码及验证代码，包括步骤301至步骤303:[0073]步骤301,根据管脚功能描述信息及寄存器描述信息生成软IP的RTL代码。[0074]其中，软IP(SoftIP,SIP)是用Verilog及具体电路元件。对于软IP的RTL代码需要根据管脚功能描述信息及寄存器描述信息来生成，在生成软IP的RTL代码时，可以从管脚描述文件中捕获管脚功能描述信息及寄存器描述信息，进而基于捕获的信息转换为RTL代码。[0075]步骤302,根据IO连接描述信息及寄存器描述信息生成硬IP的RTL代码。[0076]其中，硬IP(HardIP,HIP)是以电路元件实现的功能模块，需要对这部分功能模块的I/0端口进行定义才能实现其在芯片中的功能，因此也需要生成对应的RTL代码，对于硬IP的RTL代码则需要捕获管脚描述文件中的IP连接描述信息及寄存器描述信息进行转换得[0077]步骤303,根据管脚功能描述信息、寄存器描述信息及IO连接描述信息生成所述验[0078]在确定了管脚功能描述信息、寄存器描述信息及IO连接描述信息时，即芯片的工作逻辑也被确定，DFT信息中包括测试激励，测试激励即在芯片输入端所要加载的值，基于芯片的工作逻辑，可以生成基于该测试激励芯片所应该输出的信息，输出的这部分信息即为验证代码，在对芯片进行前端仿真测试时，通过比对仿真输出的结果与验证代码来实现[0079]在其中一个实施例中，可通过脚本程序来识别管脚描述文件中的关键字信息，从而寻址得到各管脚对应的管脚功能描述信息、寄存器描述信息及IO连接描述信息。[0080]如图4所示，在其中一个实施例中，芯片设计文件生成方法包括步骤401至步骤[0081]步骤401,获取芯片的至少一个管脚描述文件。9[0082]其中，管脚描述文件记录有一个或多个管脚的描述信息，描述信息包括管脚功能描述信息、寄存器描述信息及I0连接描述信息。[0083]步骤402,检测管脚功能描述信息是否存在复用功能冲突。[0084]其中，复用功能冲突是指某个管脚上实现的两个或多个功能之间存在冲突，如果管脚存在复用功能冲突，则芯片无法正常实现其功能。具体的，可以通过预设的复用功能冲突检测模型对管脚功能描述信息进行检测，复用功能冲突检测模型可以配置有常见的管脚复用功能冲突，在利用复用功能冲突检测模型进行检测时如果识别到对应的复用功能冲突则判断为存在复用功能冲突。[0085]在其中一个实施例中，还可以根据设计人员在芯片设计过程中遇到的管脚复用功能冲突对复用功能冲突检测模型进行更新，优化自动检测复用功能冲突的可靠性。在其中一个实施例中，复用功能冲突检测模型可以根据仿真测试进行迭代学习，更新管脚复用功能冲突类型。[0086]步骤403,若存在复用功能冲突则生成功能描述报错提示。[0087]其中，功能描述报错提示用于提示管脚功能描述信息中存在复用功能冲突的描述信息，使设计人员能够快速确定需要修改的描述信息，无需人工排查，提高芯片设计的效[0088]步骤404,若不存在复用功能冲突，则根据描述信息生成所述芯片的RTL代码及验证代码。[0090]若经过检测不存在复用功能冲突，则根据管脚描述文件中的描述信息生成RTL代码和验证代码，并形成芯片设计文件输出。[0091]本实施例能够在生成芯片设计文件之前对管脚描述文件内的描述信息进行有效性检测，减少在仿真阶段才发现存在管脚复用功能冲突的情况出现，提高芯片设计的效率。[0092]如图5所示，在其中一个实施例中，芯片设计文件生成方法包括步骤501至步骤[0093]步骤501,获取芯片的至少一个管脚描述文件。[0094]其中，管脚描述文件记录有芯片的一个或多个管脚的描述信息，描述信息包括管脚功能描述信息、寄存器描述信息及I0连接描述信息。[0095]步骤502,检测IO连接描述信息是否存在连接冲突。[0096]其中，连接冲突是指某个I0端口的连接定义存在冲突，例如同一个IO端口定义了相反的功能连接，如果IO端口存在连接冲突，则芯片无法正常实现其功能。具体的，可以通过预设的I0连接冲突检测模型对IO连接描述信息进行检测，IO连接冲突检测模型可以配置有常见的I0端口连接冲突，在检测时如果识别到对应的连接冲突则判断为存在IO连接冲[0097]在其中一个实施例中，还可以根据设计人员在芯片设计过程中遇到的I0端口连接冲突对IO连接冲突检测模型进行更新，优化自动检测连接冲突的可靠性。在其中一个实施例中，IO连接冲突检测模型可以根据仿真测试进行迭代学习，更新IO连接冲突类型。[0098]步骤503,若存在连接冲突则生成IO连接报错提示。[0099]其中，IO连接报错提示用于提示IO连接描述信息中存在I0端口连接冲突的描述信息，使设计人员能够快速确定需要修改的描述信息，无需人工排查，提高芯片设计的效率。[0100]步骤504,若不存在连接冲突，则根据描述信息生成芯片的RTL代码及验证代码。[0101]步骤505,输出芯片设计文件。[0102]经检测不存在连接冲突则继续根据描述信息生成芯片的RTL代码和验证代码，形成芯片设计文件输出。[0103]本实施例通过在生成芯片设计文件之前进行I0连接冲突检测，能够有效降低芯片研发过程中的设计错漏，提高芯片研发的效率。[0104]在其中一个实施例中，还可以对描述信息进行语义和/或语法的有效性检测，进一步减少设计阶段的错漏。[0105]在其中一个实施例中，可以通过lint,Spyglass等工具对RTL代码和验证代码进行检查，具体的是指针对芯片电路进行设计规则检查，包括RTL代码和验证代码的编写风格，DFT,命名规则和电路综合相关规则等。[0106]如图6所示，本申请实施例还提供了一种芯片设计方法，包括步骤601至步骤603:[0107]步骤601,获取芯片设计文件。[0108]其中，芯片设计文件根据上述实施例中的芯片设计文件生成方法得到。[0109]步骤602,根据芯片设计文件中的RTL代码对芯片进行实例化。[0110]利用上述芯片设计文件生成方法中自动生成的RTL代码可以实现芯片的实例化，即基于RTL代码实现芯片仿真。[0111]步骤603,根据芯片设计文件中的验证代码对芯片进行验证。[0112]若该芯片设计的RTL代码逻辑正确，则输入测试激励后，芯片的输出结果应该与验证代码一致，通过验证代码即可实现芯片设计的前端自检，如果与验证代码不一致，则设计人员可以对管脚描述文件进行检查及修改，重新生成新的RTL代码和验证代码，并进行实例化和验证。每个芯片的前期设计需要多次的仿真测试迭代，修正错误，本申请实施例能够减少人工编译代码消耗的时间，提高芯片设计的效率。[0113]应该理解的是，虽然图2-6的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2-6中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。[0114]图7为一个实施例的芯片设计文件生成装置的结构框图。如图7所示，芯片设计文件生成装置700,包括：[0115]文件获取模块710,用于获取芯片的至少一个管脚描述文件；管脚描述文件包括用于描述芯片的一个或多个管脚的描述信息；[0116]代码生成模块720,用于根据描述信息生成芯片的RTL代码及验证代码；[0117]设计文件输出模块730,用于输出芯片设计文件；芯片设计文件包括RTL代码及验证代码。11[0119]第一RTL代码生成单元721,用于根据管脚功能描述信息及寄存器描述信息生成软[0120]第二RTL代码生成单元722,根据IO连接描述信息及寄存器描述信息生成硬IP的[0121]验证代码生成单元723,根据管脚功能描述信息、寄存器描述信息及I0连接描述信息生成验证代码。[0122]如图9所示，在其中一个实施例中，芯片设计文件生成装置700还包括：[0123]第一冲突检测模块740,用于检测管脚功能描述信息是否存在复用功能冲突；[0124]第一报错模块750,用于在检测存在复用功能冲突时，生成功能描述报错提示。[0125]如图10所示，在其中一个实施例中，芯片设计文件生成装置700还包括：[0126]第二冲突检测模块760,用于检测IO连接描述信息是否存在连接冲突；[0127]第二报错模块770,用于在检测存在连接冲突时，生成IO连接报错提示。[0128]如图11所示，本申请实施例还提供了一种芯片设计装置800,包括：[0129]设计文件获取模块810,用于获取芯片设计文件；所述芯片设计文件由上述实施例的芯片设计文件生成装置生成；[0130]芯片实例化模块820,用于根据芯片设计文件中的RTL代码对芯片进行实例化；[0131]验证模块830,用于根据芯片设计文件中的验证代码对芯片进行验证。[0132]上述芯片设计文件生成装置和芯片设计装置中各个模块的划分仅仅用于举例说明，在其他实施例中，可将芯片设计文件生成装置和芯片设计装置按照需要划分为不同的模块，以完成上述芯片设计文件生成装置和芯片设计装置的全部或部分功能。[0133]关于芯片设计文件生成装置的具体限定可以参见上文中对于芯片设计文件生成方法的限定，关于芯片设计装置的具体限定可以参见上文中对于芯片设计方法的限定，在此均不再赘述。上述芯片设计文件生成装置和芯片设计装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。[0134]在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图12所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种芯片设计文件生成方法和/或芯片设计方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标[0135]本领域技术人员可以理解，图12中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。[0136]在其中一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：[0137]获取芯片的至少一个管脚描述文件；其中，管脚描述文件包括用于描述芯片的一个或多个管脚的描述信息；[0138]根据描述信息生成芯片的RTL代码及验证代码；[0139]输出芯片设计文件；其中，芯片设计文件包括RTL代码及验证代码。[0140]在其中一个实施例中，处理器执行计算机程序时还实现以下步骤：[0141]根据管脚功能描述信息及寄存器描述信息生成软IP的RTL代码；[0142]根据IO连接描述信息及寄存器描述信息生成硬IP的RTL代码；[0143]根据管脚功能描述信息、寄存器描述信息及IO连接描述信息生成验证代码。[0144]在其中一个实施例中，处理器执行计算机程序时还实现以下步骤：[0145]检测管脚功能描述信息是否存在复用功能冲突；[0146]若存在复用功能冲突则生成功能描述报错提示；[0147]若不存在复用功能冲突则执行步骤根据描述信息生成芯片的RTL代码及验证代[0148]在其中一个实施例中，处理器执行计算机程序时还实现以下步骤：[0149]检测IO连接描述信息是否存在连接冲突；[0150]若存在连接冲突则生成I0连接报错提示；[0151]若不存在连接冲突则根据描述信息生成芯片的RTL代码及验证代码。[0152]在其中一个实施例中，处理器执行计算机程序时还实现以下步骤：[0153]识别第一描述文件对第一管脚的第一描述信息的更改内容；[0154]根据更改内容对应修改所述第二描述文件。[0155]在其中一个实施例中，处理器执行计算机程序时还实现以下步骤：[0156]根据更改内容修改第二描述文件对第一管脚的第二描述信息；[0157]修改第二描述文件对第二管脚的第三描述信息；其中，第二管脚为关联于所述第一管脚的所述芯片的另一管脚。[0158]在其中一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：[0159]获取芯片设计文件；芯片设计文件根据上述芯片设计文件生成方法得到；[0160]根据芯片设计文件中的RTL代码对芯片进行实例化；[0161]根据芯片设计文件中的验证代码对芯片进行验证。[0162]在其中一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：[0163]获取芯片的管脚描述文件；管脚描述文件记录有各管脚的描述信息；[0164]根据描述信息生成芯片的RTL代码及验证代码；[0165]输出芯片设计文件；芯片设计文件包括RTL代码及验证代码。[0166]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0167]根据管脚功能描述信息及寄存器描述信息生成软IP的RTL代码；[0168]根据IO连接描述信息及寄存器描述信息生成硬IP的RTL代码；[0169]根据管脚功能描述信息、寄存器描述信息及I0连接描述信息生成验证代码。[0170]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0171]检测管脚功能描述信息是否存在复用功能冲突；[0172]若存在复用功能冲突则生成功能描述报错提示；[0173]若不存在复用功能冲突则执行步骤根据描述信息生成芯片的RTL代码及验证代[0174]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0175]检测IO连接描述信息是否存在连接冲突；[0176]若存在连接冲突则生成I0连接报错提示；[0177]若不存在连接冲突则根据描述信息生成芯片的RTL代码及验证代码。[0178]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0179]识别第一描述文件对第一管脚的第一描述信息的更改内容；[0180]根据更改内容对应修改所述第二描述文件。[0181]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0182]根据更改内容修改第二描述文件对第一管脚的第二描述信息；[0183]修改第二描述文件对第二管脚的第三描述信息；其中，第二管脚为关联于所述第一管脚的所述芯片的另一管脚。[0184]在其中一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：[0185]获取芯片设计文件；芯片设计文件根据上述芯片设计文件生成方法得到；[0186]根据芯片设计文件中的RTL代码对芯片进行实例化；[0187]根据芯片设计文件中的验证代码对芯片进行验证。[0188]在其中一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现以下步骤：[0189]获取芯片的管脚描述文件；管脚描述文件记录有各管脚的描述信息；[0190]根据描述信息生成芯片的RTL代码及验证代码；[0191]输出芯片设计文件；芯片设计文件包括RTL代码及验证代码。[0192]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0193]根据管脚功能描述信息及寄存器描述信息生成软IP的RTL代码；[0194]根据IO连接描述信息及寄存器描述信息生成硬IP的RTL代码；[0195]根据管脚功能描述信息、寄存器描述信息及I0连接描述信息生成验证代码。[0196]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0197]检测管脚功能描述信息是否存在复用功能冲突；[0198]若存在复用功能冲突则生成功能描述报错提示；[0199]若不存在复用功能冲突则执行步骤根据描述信息生成芯片的RTL代码及验证代[0200]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0201]检测IO连接描述信息是否存在连接冲突；[0202]若存在连接冲突则生成I0连接报错提示；[0203]若不存在连接冲突则根据描述信息生成芯片的RTL代码及验证代码。[0204]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0205]识别第一描述文件对第一管脚的第一描述信息的更改内容；[0206]根据更改内容对应修改所述第二描述文件。[0207]在其中一个实施例中，计算机程序被处理器执行时还实现以下步骤：[0208]根据更改内容修改第二描述文件对第一管脚的第二描述信息；[0209]修改第二描述文件对第二管脚的第三描述信息；其中，第二管脚为关联于所述第一管脚的所述芯片的另一管脚。[0210]在其中一个实施例中，提供了一种计算机程序产