FPGA应用与开发实践教程 课件 附B1 Quartus Prime开发流程

主要内容

软件综述设计流程QuartusPrime开发流程

设计流程以文本编辑法为例：QuartusPrime开发流程一、打开QuartusPrimeQuartusPrime开发流程二、建立工程1、打开quartus18.1的新建工程向导2、点击下一步QuartusPrime开发流程3、选择工程路径,输入工程名，点击下一步QuartusPrime开发流程4、点击下一步5、点击下一步QuartusPrime开发流程6、选择芯片（EP4CE6E22C8）,属于CycloneIVE系列，封装QFP，引脚数量144QuartusPrime开发流程7、选择仿真工具ModelSim-Altera，和工程的HDL语言VerilogHDLQuartusPrime开发流程8、点击Finish完成QuartusPrime开发流程9、现在工程里没有任何文件如下QuartusPrime开发流程10、点击file的new，在弹出的对话框，选择verilogHDLQuartusPrime开发流程11、创建的文件如图所示QuartusPrime开发流程12、将新建的工程文件另存为and2_1.v并保存在and2_1文件夹下面QuartusPrime开发流程13、编写一个2输入与门的verilog代码，如下：QuartusPrime开发流程14、点击左侧ComplieDesing->Analysis&Synthesis的分析综合选项，对刚写的Verilog代码进行分析综合如果无误，会提示0error，中间会提示该代码使用了1个逻辑单元、3个引脚、和FPGA型号EP4CE22E22C8QuartusPrime开发流程15、点击工具栏Tools->NetlistViewers->RTLViewer选项查看生成的寄存器传输级示意图

（从图片可以看出是2输入与门）QuartusPrime开发流程16、点击左侧ComplieDesing->Fitter(Place&Route)的布局布线选项，无误也会提示0errorQuartusPrime开发流程17、点击工具栏Tools->ChipPlanner的芯片规划器选项，可以看到有一块区域是深蓝色的QuartusPrime开发流程18、双击蓝色区域后，会显示FPGA内部使用的逻辑资源QuartusPrime开发流程三、电路仿真【QuartusPrime内嵌仿真工具】1、建立波形文件QuartusPrime开发流程2、节点选择QuartusPrime开发流程3、仿真界面QuartusPrime开发流程输入信号选择QuartusPrime开发流程仿真按钮QuartusPrime开发流程4、仿真结果QuartusPrime开发流程【Modelsim仿真】[1]编写仿真文件，创建and2_1tb.v保存在msim文件夹下面，并编写代码QuartusPrime开发流程[2]设置仿真文件，设置仿真路径QuartusPrime开发流程QuartusPrime开发流程四、引脚分配--当逻辑仿真没问题，就可以分配引脚下板验证1、点击工程文件左侧ComplieDesing->Analysis&Synthesis->I/OAssignment

Analysis->PinPlanner，打开引脚分配界面QuartusPrime开发流程2、用2个按键模拟与门的输入信号，用1个LED模拟与门的输出信号，查看原理图得知

key0(pin91)key1(pin90)led0(pin73)，在location位置双击，输入90回车，依次类推3、分配完成后再次执行Analysis&SynthesisQuartusPrime开发流程五、硬件配置1、双击Assembler生成下载文件2、打开程序烧写工具Tools->ProgrammerQuartusPrime开发流程3、打开烧写工具后，先检查烧写器能否正常识别，如果不能识别，需要检查硬件和驱动QuartusPrime开发流程4、添加烧写文件，单击Addfile在弹出的对话框中找到outputfiles->and2_1.sof文件QuartusPrime开发流程5、单击start开始程序下载，当进度条显示100%表示下载成功QuartusPrime开发流程6、硬件验证，通过按键测试输入信号和LED灯与设计一致QuartusPrime开发流程1.首先需要生成可烧写进flash的文件，Quartus是生成.jic文件；2.打开菜单的转换文件；3.选择输出的类型为.jic，在configurationdevice选择EPCQ16(代表16Mbit的容量)，filename

是输出的文件名，改成与工程名一致；4.选择cpu，EP4CE65.添加sof文件；6.生成and2_1.jic文件；7.添加and2_1.jic到烧写