数字电子技术-全套课件

数字电子技术本章内容1数字信号与数字电路3逻辑代数基础5逻辑函数化简法2数制与编码4逻辑函数第1章逻辑代数基础1.1数字信号与数字电路1数字信号与数字电路2数字电路（1）在数字通信中，由于数字信号的幅值为有限个离散值（通常取两个幅值），在传输过程中虽然也受到噪声的干扰，但当信噪比恶化到一定程度时，可以采用判决再生的方法生成没有噪声干扰的、与原发送端一样的数字信号，所以可实现长距离、高质量的信息传输。与模拟信号相比，数字信号主要有以下特点：1.1.1数字信号（2）数字信号的加密处理的比模拟信号容易得多，以话音信号为例，经过数字变换后的信号可用简单的数字逻辑运算完成信息的加密、解密处理。（3）数字信号的形式和计算机所用信号一致，都是二进制代码，因此便于与计算机联网，也便于用计算机对数字信号进行存储、处理和交换。（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）数字电路研究的主要问题是电路的逻辑功能，即输入信号状态和输出信号状态之间的关系。（3）数字电路对其组成元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。1.1.2数字电路1．数字电路的特点（1）按集成程度的不同，数字电路可分为小规模（SSI，每片数十器件）、中规模（MSI，每片数百器件）、大规模（LSI，每片数千器件）和超大规模（VLSI，每片器件数目大于1万）数字集成电路。（2）按应用角度的不同，数字电路可分为通用型电路和专用型电路两类。（3）按所用器件制作工艺的不同，数字电路可分为双极型（TTL型）电路和单极型（MOS型）电路两类。（4）按照电路结构和工作原理的不同，数字电路可分为组合逻辑电路和时序逻辑电路两类。2．数字电路的分类1.2数制与编码二进制数的反码、补码和补码运算4213常用编码数制转换数制表示1.2.1数制表示进位计数制中，多位数某一位上的“1”所表征的数值，称为该位的“权”。例如，十进制数第2位的“权”是10，第3位的“权”是100。因此，当人们看到一个十进制数，如375.38时，会立刻想到这个数左边第1位为百位，代表300，左边第2位为十位，代表70，左边第3位为个位，代表5，小数点右边第1位代表十分位，即3/10，小数点右边第2位代表百分位，即8/100。从左至右各位的“权”分为是：102，101，100，10-1，10-2

。这样，就可以得到375.38的按权展开式1．十进制数的表示表示十进制数时，可以在数字的右下角标注10或D，对于任意一个十进制数，都可以按以下形式写出其按权展开式式中，ai—表示各个数字符号，为0～9这10个数码当中的一个；

n—整数部分的位数；

m—小数部分的位数。对于任意一个二进制数，都可按以下形式写出其按权展开式2．二进制数的表示式中，ai—表示各个数字符号，为0或1；

n—整数部分的位数；

m—小数部分的位数。（1）二进制数只有0和1两个数码，任何具有两个不同稳定状态的元件都可以用来表示一位二进制数，如晶体管的导通与截至、脉冲信号的“有”与“无”。（2）二进制运算规则简单，其运算规则如下。二进制数具有如下优点：（3）二进制数只有两个状态，数字的传输和处理不容易出错，可靠性高。（4）二进制数码的0和1，可与逻辑代数中逻辑变量的值“假”和“真”对应起来，即可以用一个逻辑变量代表一个二进制码，这样就可以使用逻辑代数这个数学工具来进行逻辑运算了。例1.2.1求与的和。解：将与按位相加，得到例1.2.2求与的乘积。解：将与按位相乘，得到3．其他进制数的表示八进制的基数是8，采用的数码是0，1，2，3，4，5，6，7；八进制计数规则是低位向高位“逢八进一”；“权”是以8为底的连续整数幂，从右向左递增。由于八进制数码和十进制前8个数码相同，为便于区分，通常在八进制数的右下角标记8或者字母O。例如，就是一个八进制数。十六进制数基数为16，采用的数码是0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F。其中A，B，C，D，E，F分别表示十进制数字10，11，12，13，14，15；十六进制计数规则是低位向高位“逢十六进一”；“权”是以16为底的连续整数幂，从右向左递增。为便于区分，通常在十六进制数右下角标注16或数字后面接H。例如，就是十六进制数。一般来说，对于任意的r进制数，都有r个数码符号；计数规则为“逢r进一”；“权”是以r为底的连续整数幂，从右向左递增，都可按以下形式写出其按权展开式式中，ai—表示各个数字符号，为r个数码当中的一个；

n—整数部分的位数；

m—小数部分的位数。表1-1所示为各种常用不同进制数的区别；表1-2所示为常用进制数前16个数。表1-1常用的进制数表1-2不同进制计数制的各种数码1.2.2数制转换1．其他进制数转换为十进制数例1.2.3将转换为对应的十进制数。解：首先将写成二进制按权展开式的形式，然后累加可得到例1.2.4将转换为对应的十进制数。转换为对应的十进制数。解：首先将写成十六进制按权展开式的形式，然后累加可得到2．十进制数转换为二进制数例1.2.5将十进制整数29转换为二进制数。解：将29按“除二取余法”进行运算，可得因此，结果为。例1.2.6将十进制小数0.3125转换为二进制数。解：将0.3125按“乘二取整法”进行运算，可得因此，结果为。例1.2.7将十进制数29.3125转换为二进制数。解：将29.3125分解为整数和小数两部分，分别按“除二取余法”和“除二取余法”进行运算，可得3．二进制数与八进制数、十六进制数之间的转换解：例1.2.8将二进制数分别转换为八进制数和十六进制数。首先将分段，然后计算每段的值，可得（1）转换为八进制数（2）转换为十六进制数1.2.3二进制数的反码、补码和补码运算1．二进制数的原码原码就是符号位加上真值的绝对值，即用第1位表示符号，其余位表示值。例如，8位二进制数所以8位二进制数的取值范围就是[11111111，01111111]，即[127，127]。2．二进制数的反码反码的表示方法：正数的反码是其本身；负数的反码是在其原码的基础上，符号位不变，其余各位取反。由此可见，如果一个反码表示的是负数，人脑是无法直观地看出来它的数值，通常要将其转换成原码再计算。3．二进制数的补码补码的表示方法：正数的补码就是其本身；负数的补码是在其原码的基础上，符号位不变，其余各位取反，最后(即在反码的基础上+1)。4．二进制数的补码运算解：例1.2.10用8位二进制补码分别计算，并用十进制数表示结果。（1）写出的原码分别为（2）写出的补码分别为（3）将运算转换为补码的加法运算，可得1.2.4常用编码1．二—十进制（BCD）码用二进制码表示十进制数，简称为二—十进制码，也称为BCD码。这种编码具有二进制的性质，同时还具有十进制的特点。BCD码可分为有权码和无权码，其中有权BCD码是指每一位十进制数均用一组四位二进制码来表示，而且二进制码的每一位都有固定权值；无权BCD码是指用来表示十进制的四位二进制码中，每一位都没有固定的权值。下面介绍几种常见的BCD码，如表1-3所示。表1-3十进制常用的BCD码8421BCD码是最基本、最简单的一种编码，应用十分广泛。这种编码是将每个十进制数码用4位二进制数表示，按自然二进制数的规律排列，并且指定前面10个代码依次表示数码0～9。8421BCD码是一种有权码，其中“8421”是指在这种编码中，代码从高位到低位的位权值分别为8，4，2，1。将其代码为1的数权值相加即可得到代码所表示的十进制数。1）8421BCD码8421BCD码表示十进制的10个数码与普通二进制中的表示完全相同，很容易实现彼此间的转换。同时，这种码具有奇偶特性，当十进制数码为奇数值时，其所对应的二进制码最低位为1；当十进制数码为偶数时，其所对应的二进制代码的最低位为0。2421码和8421码类似，也是一种有权码，也是用4位二进制数表示十进制数码，2421码的权从高位到低位的位权值分别为2，4，2，1。2421码是一种“对9的自补”代码。在这种编码中，十进制数0和9、1和8、2和7、3和6、4和5的对应码位，当其中一个为0时，另一个就为1，互为反码。也就是说，2421码自身按位求反，就能很方便地知道其“对9的补数”的2421码。2）2421BCD码3）余3码余3码是一种特殊的8421码，它是由8421BCD码加3后形成的，所以称为余3码。例如，十进制数4在8421BCD码中是0100，在余3码中就成为0111。余3码的各位无固定的权。余3码也是一种“对9的自补”编码。利用余3码能很方便地求得某数“对9的补数”，即把该读数的余3码自身按位取反，就得到该数对9的补数的余3码。4）格雷（Gray）码格雷码又称为循环码，它有多种编码形式，但其共同的特点是，任意两个相邻的代码之间仅有一位不同，其余各位均相同。格雷码是一种可靠性编码。代码在数字系统中处理及传送过程中，都可能发生错误，可靠性编码是一种不易出错，或者出错后容易被发现的编码方式。2．奇偶校验码奇偶校验码是一种能检验二进制码在传送过程中是否出现错误的编码。它分为两部分，一部分是信息位，也就是需要传送的信息本身；另一部分是奇偶校验位，它可以使整个代码中1的个数按预先规定成为奇数或偶数。当信息位和校验位中1的总个数为奇数时，称为奇校验；当1的总个数为偶数时，称为偶校验。表1-4中就是由4位信息位和1位奇偶校验位构成的5位奇偶校验码。表1-4十进制数码的奇偶校验码3．字符代码

ASCII码（美国信息交换标准码）是一种常见的字符代码。ASCII码用7位二进制数表示128种不同的字符，其中有96个是图形字符，包括26个大写英文字母和26个小写英文字母、10个数字符号及34个专用符号，其他32个字符为控制字符。ASCII在使用时，通常需要加第8位作为奇偶校验位。ASCII码的编码如表1-5所示。表1-57位ASCII码编码表表1-5（续）01逻辑变量1.3逻辑代数基础02基本逻辑运算03其他常用逻辑运算1.3.1逻辑变量逻辑代数中，通常用字母表示变量。在普通代数中，变量的取值是任意实数，而逻辑代数是一种二值代数系统，任何逻辑变量的取值只有两种可能性—“0”或“1”。这里的“0”和“1”不再像普通代数那样具有数量的概念，而是一种逻辑值，用来表征矛盾的双方、两种对立的状态、判断事物的是与非等，是一种形式符号，并无大小和正负之分。在数字系统中，开关的连通与断开、晶体管的导通与截止、电压的高与低、信号的有和无等都可以用逻辑0和逻辑1来表示。对于某一逻辑问题，当决定一件事情发生的多个条件中，只要有一个或一个以上条件具备，这件事情就会发生，我们把这种因果关系称为“或”逻辑。1．“或”运算1.3.2基本逻辑运算“或”运算的逻辑真值表如表1-6所示。表1-6“或”运算真值表若用逻辑表达式来描述，则可写为“或”运算的规则：输入有1，输出为1；输入全0，输出为0。“或”运算也可以推广到多变量：对于某一逻辑问题，只有当决定一件事情的多个条件全部具备之后，这件事情才会发生，我们把这种因果关系称为“与”逻辑。2．“与”运算“与”运算的逻辑真值表如表1-7所示。表1-7“与”运算真值表若用逻辑表达式来描述，则可写为“与”运算的规则：“输入有0，输出为0；输入全1，输出为1”。“与”运算也可以推广到多变量：对于某一逻辑问题，如果某一事件的发生取决于条件的否定，即事件的发生与事件发生条件之间构成矛盾，我们把这种因果关系称为“非”逻辑。3．“非“运算“非”运算的逻辑真值表如表1-8所示。表1-8“非”运算真值表若用逻辑表达式来描述，则可写为“非”运算的规则：“输入为0，输出为1；输入为1，输出为0”。“与非”运算是由与运算和非运算组合而成的，其真值表如表1-9所示：1．“与非”运算1.3.3其他常用逻辑运算表1-9“与非”运算真值表若用逻辑表达式来描述，则可写为“或非”运算是由或运算和非运算组合而成的，其真值表如表1-10所示：2．“或非”运算若用逻辑表达式来描述，则可写为表1-10“或非”运算真值表“异或”是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。异或的逻辑真值表如表1-11所示。3．“异或”运算若用逻辑表达式来描述，则可写为表1-11“异或”运算真值表1.4逻辑函数逻辑函数的表示方法4213逻辑函数的建立逻辑代数的基本定律逻辑代数的基本规则1.4.1逻辑函数的建立解：例1.4.1三个人表决一件事情，结果按“少数服从多数”的原则决定，试建立该逻辑函数。第一步：设置自变量和因变量。将三人的意见设置为自变量A，B，C，并规定只能有同意或不同意两种意见；将表决结果设置为因变量F，显然也只有同意或不同意这两种情况。第二步：状态赋值。对于自变量A，B，C设：同意为逻辑“1”，不同意为逻辑“0”；对于因变量F设：事情通过为逻辑“1”，没通过为逻辑“0”。第三步：根据题义及上述规定列出函数的真值表如表1-12所示。表1-12例1.4.1真值表1.4.2逻辑函数的表示方法真值表主要有以下特点。1．真值表（1）直观明了，输入变量取值一旦确定后，即可在真值表中查出相应的函数值。（2）把一个实际的逻辑问题抽象成一个逻辑函数时，使用真值表是最方便的。所以，在设计逻辑电路时，总是先根据设计要求列出真值表。（3）真值表的缺点是当变量比较多时，表会比较大，显得过于繁琐。函数表达式就是由逻辑变量和“与”“或”“非”3种运算符号所构成的表达式。2．函数表达式由真值表可以转换为函数表达式。转换方法：在真值表中依次找出函数值等于1的变量组合，变量值为1的写成原变量，变量值为0的写成反变量，把组合中各个变量相乘。这样，对应于函数值为1的每一个变量组合就可以写成一个乘积项。然后，把这些乘积项相加，就得到相应的函数表达式了。例如，用此方法可以直接写出“三人表决”函数的逻辑表达式反之，由表达式也可以转换成真值表，其转换方法：画出真值表的表格，将变量及变量的所有取值组合按照二进制递增的次序列入表格左边，然后按照表达式，依次对变量的各种取值组合进行运算，求出相应的函数值，填入表格右边对应的位置，即得真值表。解：例1.4.2三个人列出函数的真值表。该函数有两个变量，有4种取值的可能组合，将他们按顺序排列起来即得真值表，如表1-13所示。表1-13的真值表如图1-1所示为IEEE（电气与电子工程师协会）和IEC（国际电工协会）所认定的两套“与”“或”“非”运算的图形符号。3．逻辑图图1-1“与”“或”“非”逻辑运算的图形符号1）基本逻辑运算的图形符号2）其他常用逻辑运算的图形符号如图1-2所示为其他常用逻辑运算的图形符号。图1-2“与”“或”“非”逻辑运算的图形符号3）逻辑函数的逻辑图解：例1.4.3三个人列出函数的真值表。将式中所有的“与”“或”“非”运算符号用图形符号代替，并根据运算优先顺序将这些图形符号连接起来，就得到了图1-3所示的逻辑图。图1-3例1.4.3的函数逻辑图1.4.3逻辑代数的基本定律逻辑代数有以下9个定律，如表1-14所示。其中，有的定律与普通代数相似，有的定律与普通代数不同，使用时切勿混淆。表1-14逻辑代数的基本公式解：例1.4.4证明吸收律。解：例1.4.5用真值表证明反律和。分别列出两公式等号两边函数的真值表即可得证，如表1-15、表1-16所示。表1-15证明表1-16证明反演律又称摩根定律，是非常重要而有用的公式，它经常用于逻辑函数的变换，以下是它的两个常用变形公式。1.4.4逻辑代数的基本规则1．代入规则代入规则的基本内容：对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。代入规则的正确性是显然的，因为任何逻辑函数都和逻辑变量一样，只有0和1两种可能的取值。利用代入规则可以方便地扩展公式。例如，在反演律中，用去代替等式中的，则新的等式仍成立：2．反演规则将一个逻辑函数F进行如下变换。原变量→反变量，反变量→原变量。所得新函数表达式称为F的反函数，用表示，这就是反演规则。解：例1.4.6求函数的反函数。解：例1.4.7求函数的反函数。在应用反演规则求反函数时，要注意以下两点。（1）保持运算的优先顺序不变，必要时加括号表明，如例1.4.6。（2）变换中，几个变量（一个以上）的公共非号保持不变，如例1.4.7。3．对偶规则将一个逻辑函数L进行下列变换：所得新函数表达式称为F

的对偶式，用表示。解：例1.4.6求函数的对偶式。1.5逻辑函数化简法逻辑函数代数法化简法4213逻辑函数常见形式逻辑函数卡诺图化简法具有无关项的逻辑函数的化简1.5.1逻辑函数常见形式一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相转换。常见的逻辑式主要有5种形式。例如，可以写成以下几种形式。1.5.2逻辑函数代数法化简法用代数法化简逻辑函数，就是直接利用逻辑代数的基本公式和基本规则进行化简。代数法化简没有固定的步骤，常用的化简方法有以下几种。（1）并项法，即运用公式，将两项合并为一项，消去一个变量，如（2）吸收法，即运用吸收律消去多余的与项，如（3）消去法，即运用吸收律消去多余的因子，如例1.5.1化简逻辑函数。解：例1.5.2化简逻辑函数。解：例1.5.3化简逻辑函数

。解：例1.5.4化简逻辑函数。解法1：解法2：1）最小项的定义在n个变量的逻辑函数中，包含全部变量的乘积项称为最小项。其中每个变量在该乘积项中可以以原变量的形式出现，也可以以反变量的形式出现，但只能出现一次。n变量逻辑函数的全部最小项共有2n

个。1．最小项的定义与性质1.5.2逻辑函数代数法化简法如3变量逻辑函数的最小项共有23个，分别编号记为，如表1-17所示。表1-17三变量逻辑函数的最小项及编号2）最小项的基本性质以3变量为例说明最小项的性质，如表1-18所示列出3变量全部最小项的真值表。表1-183变量全部最小项的真值表（1）对于任意一个最小项，只有一组变量取值使它的值为1，而其余各种变量取值均使它的值为0。（2）不同的最小项，使它的值为1的那组变量取值也不同。（3）对于变量的任一组取值，任意两个最小项的乘积为0。（4）对于变量的任一组取值，全体最小项的和为1。从表1-18中可以看出，逻辑函数的最小项具有以下几个性质。2．逻辑函数的最小项表达式例1.5.5将逻辑函数转换成最小项表达式。解：该函数为三变量函数，而表达式中每项只含有两个变量，不是最小项。要变为最小项，就应补齐缺少的变量，方法为将各项乘以1，如AB项乘以。也可用最小项下标编号来表示最小项，故上式也可写为例1.5.6将逻辑函数转换成最小项表达式。解：1）相邻最小项如果两个最小项只有一个变量不同，则称这两个最小项为逻辑相邻，简称相邻项。两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。如3．卡诺图2）卡诺图的结构如图1-4所示为2变量卡诺图。图1-42变量卡诺图如图1-5所示为3变量卡诺图。（a）

（b）图1-53变量卡诺图如图1-6所示为4变量卡诺图。（a）

（b）图1-64变量卡诺图（1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。（2）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具有相邻性。

仔细观察可以发现，卡诺图具有很强的相邻性，主要包括以下两种情况。4．用卡诺图表示逻辑函数例1.5.7如表1-19所示为某逻辑函数的真值表，画出该逻辑函数的卡诺图。1）从真值表到卡诺图表1-19真值表解：由函数真值表可知，该函数为3变量，先画出3变量卡诺图，然后根据表1-19将函数L的各最小项取值填入卡诺图中对应的8个小方格中即可，如图1-7所示。图1-7例1.5.7的卡诺图2）从逻辑表达式到卡诺图（1）如果逻辑表达式为最小项表达式，则只要将函数式中出现的最小项在卡诺图对应的小方格中填入1，没出现的最小项则在卡诺图对应的小方格中填入0。例1.5.8画出逻辑函数的卡诺图。解：该函数为三变量，且为最小项表达式，写成简化形式

然后画出3变量卡诺图，将卡诺图中，对应的小方格填1，其他小方格填0，如图1-8所示。图1-8例1.5.8的卡诺图（2）如果逻辑表达式不是最小项表达式，但是“与—或表达式”，可将其先化成最小项表达式，再填入卡诺图；也可直接填入，直接填入的具体方法是：分别找出每一个与项所包含的所有小方格，全部填入1。例1.5.9画出逻辑函数的卡诺图。解：画出3变量卡诺图，经分析可知，包含卡诺图中第4行的所有小格，包含卡诺图中列2行2、列2行3的小方格。因此得到G的卡诺图，如图1-9所示。图1-9例1.5.9的卡诺图（3）如果逻辑表达式不是“与—或表达式”，可先将其化成“与—或表达式”再填入卡诺图。5．卡诺图化简逻辑函数的原理（1）2个相邻的最小项结合（用一个包围圈表示），可以消去1个取值不同的变量而合并为l项，如图1-10所示。图1-102个相邻的最小项合并（2）4个相邻的最小项结合（用一个包围圈表示），可以消去2个取值不同的变量而合并为l项，如图1-11所示。图1-114个相邻的最小项合并（3）8个相邻的最小项结合（用一个包围圈表示），可以消去3个取值不同的变量而合并为l项，如图1-12所示。

图1-128个相邻的最小项合并6．用卡诺图合并最小项的原则（1）圈要尽可能大，这样消去的变量就多。但每个圈内只能含有个相邻项。要特别注意对边相邻性和四角相邻性。（2）圈的个数尽量少，这样化简后的逻辑函数的与项就少。（3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。（4）取值为1的方格可以被重复圈在不同的包围圈中，但在新画的包围圈中至少要含有1个未被圈过的1方格，否则该包围圈是多余的。7．用卡诺图化简逻辑函数的步骤（1）画出逻辑函数的卡诺图。（2）合并相邻的最小项，即根据前述原则画圈。（3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与—或表达式。例1.5.10用卡诺图化简

。解：（1）由表达式画出卡诺图。（2）画出包围圈合并最小项（图中的包围圈利用了对边相邻性），如图1-13所示。图1-13例1.5.10卡诺图（3）写出化简后的与—或表达式例1.5.11用卡诺图化简

。解：（1）由表达式画出卡诺图。（2）画出包围圈合并最小项（图中的虚线圈是多余的，应去掉；图中的包围圈利用了四角相邻性），如图1-14所示。（3）写出化简后的与—或表达式图1-14例1.5.11卡诺图例1.5.12用如表1-20所示为某逻辑函数的真值表，用卡诺图化简该逻辑函数。解：表1-20例1.5.12真值表解法一：（1）由真值表画出卡诺图。（2）画包围圈合并最小项，如图1-15（a）所示，得简化的与—或表达式（a）

（b）图1-15例1.5.12卡诺图解法二：（1）由表达式画出卡诺图。（2）画包围圈合并最小项，如图1-15（b）所示，得简化的与—或表达式例1.5.13已知逻辑函数的卡诺图如图1-16所示，分别用“圈0法”和“圈1法”写出其最简与—或表达式。8．卡诺图“圈0法”化简逻辑函数（a）

（b）图1-16例1.5.13卡诺图解：（1）用“圈0法”画包围圈，如图1-16（a）所示，可得（2）用“圈1法”画包围圈，如图1-16（b）所示，可得1.5.4具有无关项的逻辑函数

的化简例1.5.14在十字路口有红绿黄三色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间的逻辑关系。1．无关项解：设红、绿、黄灯分别用A，B，C表示，且灯亮为1、灯灭为0；车用L表示，车行、车停。列出该函数的真值表如表1-21所示。表1-21例1.5.14真值表在有些逻辑函数中，输入变量的某些取值组合不会出现，或者一旦出现，逻辑值可以是任意的。这样的取值组合所对应的最小项称为无关项、任意项或约束项，在卡诺图中用符号×来表示其逻辑值。带有无关项的逻辑函数的最小项表达式为因此，例1.5.14中的逻辑函数可写为2．含无关项逻辑函数的化简如图1-17所示，画出例1.5.14的卡诺图。（a）

（b）图1-17例1.5.14的卡诺图（1）如果不考虑无关项，包围圈只能包含一个最小项，如图1-17（a）所示，写出表达式为（2）如果把与它相邻的三个无关项当做1，则包围圈可包含4个最小项，如图1-17（b）所示，可写出表达式为表达式含义：只要绿灯亮，车就行。解：例1.5.15某逻辑函数输入是8421BCD码（即不可能出现1010～1111这6种输入组合），其逻辑表达式为用卡诺图法化简该逻辑函数。（1）画出4变量卡诺图，如图1-18所示。将1，4，5，6，7，9号小方格填入1；将10，11，12，13，14，15号小方格填入×。图1-18例1.5.15的卡诺图（画法1）（3）写出逻辑函数的最简与—或表达式（2）合并最小项。与1方格圈在一起的无关项被当做1，没有圈的无关项被当做0。

如果不考虑无关项，如图1-19所示，写出表达式为图1-19例1.5.15卡诺图（画法2）所得不是L的最简与—或表达式。卡诺图化简法的优点是简单、直观，有一定的化简步骤可循，不易出错，且容易化到最简。但是当逻辑变量超过5个时，卡诺图化简法就失去了简单、直观的优点，其实用意义也会大打折扣。ThankYou!数字电子技术本章内容1概述3TTL逻辑门电路2分立元件门电路4CMOS逻辑门电路第2章逻辑门电路逻辑门电路中，用逻辑1和0来分别表示电路中高、低电平的逻辑赋值方式，称为正逻辑；反之，用逻辑1表示低电平，用逻辑0表示高电平的逻辑赋值方式，称为反逻辑。目前，数字系统大都采用正逻辑工作，本课程也采用正逻辑。2.1概述获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态，分别获得电路中的高、低电平。在数字集成电路的发展过程中，同时存在着两种类型器件的发展。一种是由三极管组成的双极型集成电路，如晶体管—晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）。另一种是由MOS管组成的单极型集成电路，如NMOS逻辑电路和互补MOS（简称CMOS）逻辑电路。1.1数字信号与数字电路1双极型集成电路2单极型集成电路新型的TTL使用肖特基势垒二极管（SBD），可以避免双极结型晶体管（BJT）工作在饱和状态，从而提高了工作速度。

ECL也是一种双极型数字集成电路，其基本器件是差分对管。在饱和型TTL电路中，晶体三极管作为开关在饱和区和截至区切换，其退出饱和区所需的时间较长。而ECL电路中晶体三极管不工作在饱和区，因此工作速度极高。2.1.1双极型集成电路（2）数字信号的加密处理的比模拟信号容易得多，以话音信号为例，经过数字变换后的信号可用简单的数字逻辑运算完成信息的加密、解密处理。（3）数字信号的形式和计算机所用信号一致，都是二进制代码，因此便于与计算机联网，也便于用计算机对数字信号进行存储、处理和交换。MOS逻辑门电路是在TTL电路之后出现的一种应用广泛的数字集成器件。按照器件结构形式的不同，MOS逻辑门电路可以分为NMOS，PMOS和CMOS，其中CMOS电路是占主导地位的逻辑器件。不同的CMOS系列器件对电源电压的要求也不一样，如表2-1所示为几种CMOS集成电路的电源电压范围和电源最大电压额定值。2.1.2单极型集成电路表2-1几种CMOS集成电路的电源电压范围和电源最大电压额定值CMOS是数字逻辑电路的主流工艺技术，但CMOS技术却不宜用在射频和模拟电路中。BiCMOS集成电路是一种兼具Bipolar（双极性）工艺与CMOS工艺优势的电子器件，它具有双极工艺高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点，既可用于数字集成电路，也可用于模拟集成电路。因此，BiCMOS技术主要用于高性能集成电路的生产。2.2分立元件门电路三极管的开关特性213二极管的开关特性二极管、三极管门电路2.2.1二极管的开关特性如图2-1所示为典型二极管的动态特性曲线。图2-1典型二极管的动态特性曲线由图2-1可知，在时，将加在二极管上的电压转为反向，二极管不是马上截止，而是需要经过以下几个过程。（1）在内，正向电流减小。（2）在内，反向电流先增大后减小，这段时间即为反向恢复时间。（3）当反向电流由峰值减小到其10%时，二极管截止。如图2-2所示为典型二极管的静态特性曲线（又称伏安特性曲线）及其开关电路。（a）伏安特性曲线

（b）开关电路图2-2典型二极管的伏安特性曲线及其开关电路由图2-2可知，二极管的静态特性是指二极管在导通和截止两种稳定状态下的特性。（1）当时，，二极管截止。（2）当时，二极管导通。2.2.2三极管的开关特性晶体三极管由集电结和发射结两个PN结组成，根据两个PN结的偏置极性，有截止、放大、饱和3种工作状态，如表2-2所示。表2-2NPN型三极管截止、放大、饱和3种工作状态的特点2.2.3二极管、三极管门电路1．二极管与门如图2-3所示为二极管与门的电路结构。图2-3二极管与门的电路结构图（1）当输入端A，B都为高电平1时，二极管D1，D2

均处于反向截止状态，输出端为高电平1（5V）。（2）当输入端A，B都为低电平0时，二极管D1，D2

均处于正向导通状态，输出端为低电平0（0V）。（3）当输入端一端为高电平、另一端为低电平时，如A

端为5V，B端为0V时，则D2会优先导通，输出端Y被钳制在0V，输出为低电平0。在D2的钳位作用下，D1此时处于截止状态。设输入信号电压为5V（高电平1）或0V（低电平0），二极管为理想元件，则电路的工作原理如下。通过电路实验论证，可得二极管与门电路的工作状态表，如表2-3所示。表2-3二极管与门电路工作状态表由上述可知，在与门电路中，只要有一端输入为低电平，输出Y就是低电平；只有输入信号全为高电平时，输出Y才是高电平，可得与门电路的逻辑表达式为如图2-4所示为二极管或门的电路结构。2．二极管或门图2-4二极管或门的电路结构图（1）当输入端A，B都为高电平1时，则D1，D2都处于正向导通状态，输出端Y高电平1（5V）。。（2）当输入端A，B都为低电平0时，则

D1，D2都反向截止，输出端为低电平0（0V）。（3）当输入端一端为高电平、另一端为低电平时，如A

端为5V，B端为0V时，则D1会优先导通，输出端Y被钳制在5V，输出为低电平1。在D1的钳位作用下，D2此时处于截止状态。设输入信号电压为5V（高电平1）或0V（低电平0），二极管为理想元件，则电路的工作原理如下。通过电路实验论证，可得二极管或门电路的工作状态表，如表2-4所示。由上述可知，在或门电路中，只要有一端输入为高电平，输出Y就是高电平；只有输入信号全为低电平时，输出Y才为低电平，可得或门电路的逻辑表达式为表2-4二极管或门电路工作状态表3．三极管非门如图2-5所示为三极管非门的电路结构。图2-5三极管非门的电路结构

A是输入信号电压，其低电平为0V、高电平为5V，Y是输出信号电压。三极管的导通电压为，电流分配系数为

，可得三极管临界饱和时的基极电流为（1）时，三极管截止，，输出电压。（2）时，三极管导通，可得基极电流为此时，三极管工作在饱和状态，输出电压。通过电路实验论证，可得三极管非门电路的工作状态表，如表2-5所示。表2-5三极管非门电路工作状态表由上述可知，在非门电路中，当输入信号为低电平，输出Y是高电平；当输入信号为高电平，输出Y是低电平，可得非门电路的逻辑表达式为01TTL与非门2.3TTL逻辑门电路02其他功能的TTL门电路03TTL系列集成电路及主要参数如图2-6所示为TTL与非门的电路结构。2.3.1TTL与非门图2-6TTL与非门的电路结构1．电路结构分析（1）输入级由多发射极晶体管T1和基极电阻R1组成，可以实现输入变量A，B，C的与运算。（2）中间级是放大级，由T2，T6，R2，R3，R6组成，其中T6，R3，R6组成有源泄放电路，T2的集电极C2和发射极E2可分别提供两个相位相反的电压信号。（3）输出级由T3，T4，T5和R4，R5组成，其中T3，T4构成复合管，与T5组成推拉式输出结构，具有较强的负载能力。T1是多发射极三极管，包括3个PN发射结，可以实现A，B，C的与关系，其等效电路如图2-7所示。2．TTL与非门的工作原理1）T1的等效电路图2-7T1的等效电路结构2）工作状态分析（1）输入信号不全为1时，如，则

，T2和T5截止，T3和T4导通。忽略iB3，输出端，输出Y为高电平。（2）输入信号全为1时，如，则，T2和T5导通，T3金额T4截止，输出端，输出Y为低电平。通过电路实验论证，可得TTL与非门电路的工作状态表，如表2-6所示。表2-6TTL与非门电路工作状态表由上述可知，在TTL与非门电路中，当输入信号不全为高电平时，输出Y是高电平；当输入信号全为高电平时，输出Y是低电平，可得TTL与非门电路的逻辑表达式为3．TTL集成与非门芯片举例集成与非门电路的常用芯片有74LS00和74LS20，其中74LS00内含4个2输入与非门，74LS20内含2个4输入与非门，它们的引脚排列如图2-8所示。图2-874LS00和74LS20引脚图2.3.2其他功能的TTL门电路1）OC门的电路结构与工作原理在数字系统中，有时需要将两个或两个以上与非门的输出端连接在同一条导线上（又称线与），以便将这些与非门上的数据用同一条导线输送出去。通常采用集电极开路门的方式来解决，即从TTL与非门电路的推挽式输出级中删去电压跟随器，从而产生了一种新的与非门电路——OC门电路。1．OC门如图2-9所示为OC门的电路结构与逻辑符号。（a）电路结构

（b）逻辑符号图2-9OC门电路

OC门电路又称集电极开路与非门电路（OpenCollector），是一种可以实现线与功能的门电路，它的输出端是三极管集电极悬空电路。（1）当输入端不全为1时，，T2，T5截止，。（2）当输入端全为1时，，T2，T5饱和导通，。由此可知，OC门是一个与非门电路。（1）实现线与逻辑，即将多个输出端直接互连就可以实现“与”的逻辑功能。在总线传输等实际应用中，需要将多个门的输出端并联使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出端之间由于低阻抗会形成很大的短路电流（又称灌电流），进而烧坏器件，因此可以使用OC门实现多个门的线与逻辑。2）OC门的应用（2）实现电平转换，多作为接口电路。如图2-10所示为OC门电平转换电路。图2-10OC门电平转换电路分析可知：当前级输入标准高电平时，后级输出标准高电平。（3）实现总线传输，如图2-11所示。其中，D为数据信号，E为使能信号（片选信号），在任意时刻只能选通一个OC门工作。图2-11OC门总线电路1）三态输出门的电路结构与工作原理如图2-12所示为三态门输出门的电路结构与逻辑符号，如果将反相器G和二极管D剪掉，剩下的部分就是典型的TTL与非门电路。2．三态输出门（a）电路结构

（b）逻辑符号图2-12三态输出门（1）当使能信号时，对T1没有影响；同时，二极管D截止，对其他三极管也没有影响，原TTL与非门电路正常工作。（2）当使能信号时，T1输入端被封锁，T2，T5截止；同时，二极管D导通，T3，T4截止。由于T4，T5均截止，电路输出为高阻状态。2）三态输出门的应用（1）实现多路信号的分时传递。在一些复杂的数字系统（如固态机的互联板，I/O板等）中，为了减少各个单元电路之间连线的数目，希望能在同一条导线上分时传递若干个门电路的输出信号，这时可采用三态与非门进行连接。图2-13三态输出门双向传输电路（2）利用三态输出门电路实现数据的双向传输，如图2-13所示。当时，G1工作而G2为高阻抗，数据D1经G1反相后传输到总线上；当时，G2工作而G1为高阻抗，来自总线的数据D2经G2反相后输出。2.3.3TTL系列集成电路及主要参数1．TTL系列集成电路（1）74（标准系列）是最基本的TTL集成电路，前文介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间

，平均功耗。（2）74H（高速系列）是在74系列基础上改进得到的，其典型电路与非门的平均传输时间，平均功耗。（3）74S（肖特基系列）是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间，平均功耗。2．TTL与非门主要参数（1）输出高电平UOH：指TTL与非门的一个或几个输入为低电平时的输出电平，产品规范值，标准高电平。（2）高电平输出电流IOH

：指输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降，反映电路的拉电流负载能力。（3）输出低电平UOL

：指TTL与非门的输入全为高电平时的输出电平，产品规范值，标准低电平。（4）低电平输出电流IOL：指输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升，反映电路的灌电流负载能力。（5）扇出系数NO：指一个门电路能带同类门的最大数目，表示门电路的带负载能力，一般TTL门电路，功率驱动门的可达25。（6）最大工作频率fmax：指电路正常工作时的最大频率，超过此频率会使电路发生逻辑错误或性能下降。（7）输入开门电平UON：指在额定负载下使与非门的输出电平达到标准低电平的输入电平，表示使与非门开通的最小输入电平，一般TTL门电路的。（8）输入关门电平UOFF：指使与非门的输出电平达到标准高电平USH的输入电平，表示使与非门关断所需的最大输入电平，一般TTL门电路的。（9）高电平输入电流IIH：指输入为高电平时的输入电流，即当前级输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流IIL：指输入为低电平时的输出电流，即当前级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间tpd：指信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后会造成时间延迟，从而影响电路的逻辑功能。（12）空载功耗：指与非门空载时，电源总电流ICC与电源电压VCC

的乘积。3．TTL集成门电路的使用注意事项（1）对于各种集成电路，使用时一定要确保其电源在工作条件允许的范围内，否则将导致电路性能下降或损坏电路内部器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联使用，也可以根据逻辑关系的要求接地或接高电平。通常情况下，TTL电路多余的输入端悬空表示输入为高电平。（3）具有推拉输出结构的TTL门电路的输出端不允许直接并联使用，也不允许直接接电源或接地。2.4CMOS逻辑门电路其他功能的CMOS电路213CMOS反相器CMOS数字集成电路的特点2.4.1CMOS反相器如图2-14所示为增强型NMOS管和增强型PMOS管的电路符号。1．MOS管的符号（a）NMOS管

（b）PMOS管图2-14增强型NMOS管和增强型PMOS管的符号2．CMOS反相器的电路结构如图2-15所示为CMOS反相器的电路结构。（a）电路结构

（b）TN截止、TP导通

（c）TN导通、TP截止图2-15CMOS反相器的结构电路（1）当时，TN截止、TP导通，输出电压。（2）当时，TN导通、TP截止，输出电压。（1）电路稳定时，CMOS反相器总有一个MOS管处于截止状态，流过的电流为极小的漏电流，因此CMOS反相器的静态功耗极低。（2）由于CMOS反相器的阈值电平近似为0.5VDD，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强，因此CMOS反相器的抗干扰能力较强。3．CMOS反相器的电路特点（3）CMOS反相器电路中，，同时由于阈值电压随VDD变化而变化，所以允许VDD有较宽的变化范围，一般为+3

～+18，因此CMOS反相器的电源利用率较高。（4）CMOS反相器的输入阻抗高，带负载能力强。2.4.2其他功能的CMOS电路如图2-16所示为CMOS与非门和或非门的电路结构。（a）CMOS与非门

（b）CMOS或非门图2-16CMOS与非门和或非门结构（1）当A，B中有一个或全为低电平时，TN1，TN2

中有一个或全部截止，TP1，TP2

中有一个或全部导通，输出Y为高电平。（2）当输入A，B全为高电平时，TN1

和TN2才会都导通，TP1

和TP2才会都截止，输出Y才会为低电平。1．CMOS与非门2．CMOS或非门（1）当A，B中有一个或全为高电平时，TN1，TN2

中有一个或全部截止，TP1，TP2

中有一个或全部导通，输出Y为低电平。（2）当A，B全为低电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为高电平。3．漏极开路的CMOS门（OD门）如图2-17所示为OD门的电路结构与逻辑符号。图2-17CMOSOD门电路4．CMOS传输门（TG门）如图2-18所示为TG传输门的电路结构与逻辑符号。（a）电路结构

（b）逻辑符号图2-18CMOSTG传输门电路（1）时，即C端为低电平（0V）、端为高电平（）时，TN和TP

都不具备开启条件而截止，输入和输出之间相当于开关断开一样。（2）时，即C端为高电平（）、端为低电平（0V）时，TN和YP

都具备了导通条件，输入和输出之间相当于开关接通一样，即。2.4.3CMOS数字集成电路的特点（1）CMOS电路的工作速度比TTL电路低。（2）CMOS电路的带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，为3～18V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多，其门电路的功耗只有几个，中规模集成电路的功耗也不会超过100。（5）CMOS电路的集成度比TTL电路高。（6）CMOS电路可在特殊环境下工作。（7）CMOS电路容易受静电感应而击穿，因此在使用和存放时应注意静电屏蔽；同时，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。ThankYou!数字电子技术本章内容3常用中规模标准组合逻辑电路2组合逻辑电路的分析方法和设计方法4组合电路中的竞争冒险第3章组合逻辑电路1概

述3.1概述组合逻辑电路的方框图及特点4213组合逻辑电路的特点

3种基本逻辑门及其表示由3种基本逻辑门导出的其他逻辑门及其表示3.1.1组合逻辑电路的特点组合逻辑电路是指采用两个或两个以上基本逻辑门来实现更实用、更复杂逻辑功能的电路结构，其特点主要包括以下两点。（1）在逻辑功能上，组合逻辑电路在任意时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。（2）在电路结构上，组合逻辑电路中不能包含存储单元。3.1.2组合逻辑电路的方框图及特点如图3-1所示为组合逻辑电路方框图。图3-1组合逻辑电路方框图组合逻辑电路基本构成单元为门电路，组合逻辑电路没有输出端到输入端的信号反馈网络。假设组合电路有n个输入变量

，m

个输出变量，可以列出如下个输出函数表达式。3.1.33种基本逻辑门及其表示1．与逻辑如图3-2所示为与逻辑事件的举例。图3-2与逻辑举例其中，开关A和B是决定逻辑事件灯L亮还是不亮的两个条件。只有当A，B都合上时，灯L才会亮，否则灯L就不亮，如表3-1所示为与逻辑举例的因果关系表。表3-1与逻辑举例的因果关系表如图3-3所示为与逻辑的逻辑电路符号，称为与门电路。图3-3与门逻辑符号如表3-2所示为与逻辑的真值表，表示二值逻辑变量所有可能取值所对应的逻辑事件的状态。表3-2与逻辑真值表如图3-4所示为或逻辑事件的举例。2．或逻辑图3-4或逻辑举例其中，开关A，B是决定逻辑事件灯L亮还是不亮的两个条件。只要A，B中有一个合上，灯L就亮，只有A，B都不合上时，灯L才灭，如表3-3所示为或逻辑举例的因果关系表。表3-3或逻辑举例的因果关系表如图3-5所示为或逻辑的逻辑电路符号，称为或门电路。图3-5或门逻辑符号

如表3-4所示为或逻辑的真值表，表示二值逻辑变量所有可能取值所对应的逻辑事件的状态。表3-4或逻辑真值表3．非逻辑如图3-6所示为非逻辑事件的举例。图3-6非逻辑举例其中，开关A是决定非逻辑事件的条件，当A合上时，灯L不亮；当A断开时，灯L就亮，如表3-5所示为非逻辑举例的因果关系表。表3-5非逻辑举例的因果关系表如图3-7所示为非逻辑的逻辑电路符号，称为非门电路。图3-7非门逻辑符号如表3-6所示为非逻辑的真值表，表示单值逻辑变量所有可能取值所对应的逻辑事件的状态。表3-6非逻辑真值表3.1.4由3种基本逻辑门导出的其他逻辑门及其表示1．与非门

与非门是实现先“与”后“非”的数字单元电路，其逻辑函数表达式为如图3-8（a）所示为先“与”后“非”组合电路；图3-8（b）所示为与非门逻辑符号。（a）先“与”后“非”组合电路

（b）与非门逻辑符号图3-8与非门组合电路及逻辑符号如表3-7所示为与非门的真值表。表3-7与非门真值表2．或非门或非门是实现先“或”后“非”的数字单元电路，其逻辑函数表达式为如图3-9（a）所示为先“或”后“非”组合电路；图3-9（b）所示为或非门逻辑符号。（a）先“或”后“非”组合电路

（b）或非门的逻辑符号图3-9或非门组合电路及逻辑符号如表3-8所示为或非门的真值表。表3-8或非门真值表3．与或非门与或非门是实现先“与”后“或”再“非”的数字单元电路，其逻辑函数表达式为如图3-10（a）所示为先“与”后“或”再“非”组合电路；图3-10（b