FPGA验证技术在航空电子领域的应用

FPGA验证技术在航空电子领域的应用

技术产生背景

随着航空电子系统复杂性的增加，以及增加使用现场可编程门阵列（FPGA）的

硬件验证是航空航天领域内的一个主要问题。事实上，除了承认使用常用的电

子设计自动化（EDA）工具-设计输入，综合，布局布线，静态时序分析-美国

联邦航空管理局（FAA）的官员在欣赏EDA工具如何能够提高验证，可追溯性和

项目管理。值得庆幸的是，在更广泛的半导体行业正在使用的工程师航空电子

设备应用程序可以在一定的方法绘制基于FPGA的设计工作，以验证应用专用集

成电路（ASTC）设计。

尽管它们具有不同的商业模式，其体积是一个关键的区别中，航空电子设条公

司的FPGA和一个半导体公司设计的AS1C可以使用许多相同的硬件验证技术设

计-其条件是在航空电子公司还必须通过严格的认证流程，通过正式RTCA/

D0-254（“设计保证指南机载电子硬件"）o

该D0-254标准规定的硬件设计和硬件验证应该是独立的。在设计的生命周期而

言，这意味着设计工作，以满足规定的要求和验证工程师寻求证明该设计符合

要求（即基于需求的验证或RBV）。

现代的，尤其是自动化，可使用验证技术的航空电子设备的设计的验证，但可

能不适合用于认证目的。例如，基于事务的验证（TBV）,其广泛用于更广泛的

半导体工业中，以高级别要求操作，但可能不适合的低级别的要求，如单个信

号的定时的验证。然而，这并不是说TBV没有发挥作用，航空电子设备的设计

在未来发挥，现在越来越多等等。航空电子系统的复杂性不断增加将推动朝

RBVTBV,很可能是通过要求的方式被表达更有利于TBV。

为什么单独模拟是不够的

模拟器起到验证了巨大的作用。（使用不同的模拟器），因此，以执行不同的

模拟的需要-虽然非常有用的，它们是，在一定程度上，在相当有限的工具它

们只能提供在设计流程中的某些点的设计的信心。

例如，一个HDL仿真验证设计（作为编码在VHDL中，例如）的行为如预期。它

通过行使使用HDL测试代码的综合RTL子集（即，在寄存器传输级设计意图）

做到这一点。模拟器是完全确定的，因为它总是会产生对给定的设计和测试平

台相同的结果。然而，真正的硬件不确定性。多个时钟域，例如，引入不确定

性。此外，RTL仿真与理想的时钟进行，时间不一致而像亚稳态效应不蓝本-

也不是时钟相位和频率漂移。

时序仿真是因为时间的不成比例需要模拟甚至几秒钟的价值FPGA操作的更准

确，但很少实用。幸运的是，RTL模拟可以增强引进在模拟跨时钟域路径的不

确定性的建模。

值得注意的是，在更广泛的半导体行业，一些ASIC验证团队声称，HDL仿真器

不使用在所有的验证环境中。此外，对于非常大的设计，丰富的RTL模拟不能

不会因为所花费的时间逼真。相反，仿真器被用来加快验证过程。

仿真器使用多个FPGA来实现设计。通过将硬件在环，信心增加;但不一定为

100%,作为仿真设计可能是也可能不是确定的，可以或可以不能够模拟现实亚

稳态的问题和非理想的时钟。这一切都取决于仿真的设计是如何映射到仿真器

的FPGA以及如何生成的时钟。

它是可以观察到真实的硬件（即，FPGA）的同时运行的仿真，提供该ASIC测试

设计用于非确定性的行为制备的行为。此外，它们不得包含任何假设，如从测

试响应总是出现一个给定接口上在给定的时间。这是因为，在实际硬件中，响

应可以更早或更晚出现-甚至可能被重新排序-由于仿真设计的不确定性的行

为。

这是很容易实现的“定向”这样的假设和定时测试平台，其中仅在模拟运行，

而半导体公司使用不定时的“交易”测试平台（见图1）,其中涉及到时间的

任何假设的实现都很难实现。经过测试的设计要求通信接口协议封装在交易

者。只有交易者可能包含定时HDL代码，通常由接口协议要求。

原理解析

原理如图所示

图1：导演和交易测试平台

在硬件验证的好处

可以理解，验证在环硬件带来了更多的现实验证过程。然而，对于一个基于

FPGA的航空电子设备的应用程序，这将是矫枉过正映射FPGA设计到基于多片

FPGA仿真器。

这是很容易采取目标FPGA及其接口连接到验证环境。许多航空电子设计，例

如，使用Aldcc公司的D0-254符合性测试系统（CTS）（见图2）,不仅验证

他们的设计，而且还根据RTCA/D0-254规范，以取得所需认证学分。

图2：Aldec公司的DO-254/CTS平台-用于'在速度，在硬件'验证

在CTS中，目标设计运行在目标设备在高速（其被安装在一个自定义的子

板）。仿真测试平台作为测试向量，以支持100%的FPGA引脚级的可控性和可

见性需要测试RBV实现正常范围和异常范围的测试。

这里的问题是：能否传统执导测试平台，航空电子行业内流行的，适用于真正

的硬件？是。在Aldec的D0-254/CTS的情况下，例如，它会自动应用用于仿

真到实际硬件测试向量。如所提到的，因为真正的硬件不那么确定，可以模拟

结果和实际硬件测试之间发生错配。这种差异-例如，横过时钟域或者非理想

时钟信号的亚稳态-冗以使用图形波形观测器T具的影响介

&

X

3•

:。

K

>-W

QI:U

>X

DO-254/CTS1M母板

图3：交易测试平台

然而，传统的定向测试基准也可以是交互的，并且可以在滞后或测试的接口上

的操作的重排序正确反应，所以不宜它们只是工作以及对真实硬件事务测试平

台？不幸的是，没有。即使传统的测试平台是互动的，它不能直接与由于速度

约束真实硬件进行通信。HDL仿真器的速度不够快与真正的硬件进行通信。如

果模拟的测试平台太慢提供测试向量实时硬件,测试向量必须在一个文件中被

收集，并在实际速度以后施加到硬件。

幸运的是，TBV方法更加灵活。一个TBV测试平台的设计上的交易者（图1）,

这是在仿真器实现沿，并以相同的速度为，被测试的设计工作的通信。

该事务处理器也可以作为测试平台和被测设计之间的速度桥梁。如果测试平台

太慢的交易者通常要保持测试的设计处于观望状态的能力。此外，交易测试平

台的速度更快，因为他们在一个更高的抽象层次上运行，使用相对短消息通信

交易者。此外，验证系统的速度可以通过倾倒与交易者交换以一个文件中的消

息，没有不必要的延迟后把它们应用到硬件增加。

该方法TBV传统上基于SystemC和SystemVerilog语言和库TLM一样，SCV或

VMM,0VM或UVM有关。究其原因，联想可能是因为TBV经常与约束随机生成方

法使用。提到的库包含TBV测试平台的实施与约束随机生成有用的元素。

SystemVerilog的测试平台与UVM库中的航空电子社区已经使用；然而，TBV方

法不需要被限制在任何特定的语言或库。

交易测试平台可以用任何语言来实现。事实上，约束的随机生成是不用于约束

的数据结构的随机化适当内置构建体中的IIDL语言实现困难得多。

一个VHDL测试平台也可以是事务性的，即使不使用约束的随机生成。它可以在

更高的抽象水平编写，并与试验设计了交易者沟通。（图4显示了Aldec公司

的DO-254/CTS如何适应这一点。）

Simulation

Vectors

(Golden)

Pass/Fail

图4：Aldec公司的DC-254/CTS与交易者的工作。

这样的测试平台架构足以从在环硬件快速灵活的验证获益；的技术已在航空航天

工业中使用。

只是为了让个人的观察，并在核实超过50个基于FPGA的使用航空电子应用

Aldec公司的DO-254/CTS,我注意到，像ARINC818高速接口（或其他基于

LVDS信号）总是使用脸证事务级方法，因为高速接口操作不能被分析（几乎）

在比特级别。他们必须进行解码，并在一个更抽象的层次提供了分析。传统的

位级方法用于低速接口。

项目总结

总之，TBV正在的航电设备的设计人员采用。它目前正在与RBV相关认证的目

的，虽然TBV主要用于高速接口，航空电子测试平台可能会演变成为在不久的

将来完全事务性测试平台，特别是在系统的Verilog的日益普及和UVM库的光

在测试平台和S