器件设计技术

器件设计技术

2026/1/31第一节引言

集成电路按其制造材料分为两大类：一类是Si（硅），另一类是GaAs（砷化镓）。目前用于ASIC设计的主体是硅材料。但是，在一些高速和超高速ASIC设计中采用了GaAs材料。用GaAs材料制成的集成电路，可以大大提高电路速度。目前Si工艺比较成熟。2026/1/32

2026/1/331、在双极型工艺下ECL/CML：

EmitterCoupledLogic/CurrentModeLogic

射极耦合逻辑/电流型开关逻辑TTL：TransistorTransistorLogic

晶体管-晶体管逻辑：IntegratedInjectionLogic

集成注入逻辑2026/1/342、在MOS工艺下NMOS、PMOS：MNOS：MetalNitride（氮）OxideSemiconductor

(E)NMOS与(D)NMOS组成的单元CMOS:MetalGateCMOSHSCMOS：HighSpeedCMOS（硅栅CMOS）CMOS/SOS：CMOS/SilicononSapphire（兰宝石上CMOS，提高抗辐射能力）VMOS：VerticalCMOS（垂直结构CMOS

提高密度及避免Latch-Up效应）2026/1/35第二节MOS晶体管的工作原理

MOSFET（MetalOxideSemi-conductorFieldEffectTransistor），是构成VLSI的基本元件。简单介绍MOS晶体管的工作原理。一、半导体的表面场效应1、P型半导体2026/1/362、表面电荷减少2026/1/373、形成耗尽层2026/1/384、形成反型层2026/1/39二、PN结的单向导电性

自建电场和空间电荷2026/1/310PN结的单向导电性2026/1/311三、MOS管的工作原理nn2026/1/312Vgs<Vtn,晶体管截止Vgs

Vtn，晶体管开启，设Vgs保持不变。（1）当Vds=0时，S、D之间没有电流Ids=0。（2）当Vds>0时，Ids由S流向D，Ids随Vds变化基本呈线性关系。（3）当Vds>Vgs-Vtn时，由于沟道电阻Rc正比于沟道长度L，而Leff=L-

L变化不大，Rc基本不变，沟道上的电压降（Vgs-Vtn）基本保持不变。所以，Ids=(Vgs-Vtn)/Rc不变，即电流Ids基本保持不变，出现饱和现象。（4）当Vds增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。2026/1/313

第三节MOS管的电流电压一、NMOS管的I~V特性推导NMOS管的电流——电压关系式：设：Vgs>Vtn，且Vgs保持不变，则：沟道中产生感应电荷，根据电流的定义有：

其中：

2026/1/314v=

n*Eds

n为电子迁移率（cm²/v*sec）

Eds=Vds/L沟道水平方向场强代入：v=（

n*Vds）/L

代入：

有了，关键是求Qc，需要分区讨论：2026/1/315（1）线性区：Vgs-Vtn>Vds设：Vds沿沟道区线性分布则：沟道平均电压等于Vds/2由电磁场理论可知：Qc=

o

ox

Eg

W

L其中：

tox

为栅氧厚度

o

为真空介电常数

ox为二氧化硅的介电常数

W为栅的宽度

L为栅的长度2026/1/316令：Cox=

o

ox/tox

单位面积栅电容

K=Cox

n

工艺因子

βn=K(W/L)

导电因子则：Ids=βn[(Vgs-Vtn)-Vds/2]Vds

——线性区的电压-电流方程当工艺一定时，K一定，βn与（W/L）有关。电子的平均传输时间

∝L²。2026/1/317（2）饱和区：Vgs-Vtn<VdsVgs-Vtn不变，Vds增加的电压主要降在△L上，由于△L

L，电子移动速度主要由反型区的漂移运动决定。所以，将以Vgs-Vtn取代线性区电流公式中的Vds得到饱和区的电流——电压表达式：

2026/1/318（3）截止区：Vgs-Vtn≤0Ids=0（4）击穿区：电流突然增大，晶体管不能正常工作。2026/1/319转移特性曲线

2026/1/320二、PMOS管I~V特性电流-电压表达式：线性区：Isd=βp|Vds|(|Vgs|-|Vtp|-|Vds|/2)饱和区：Isd=(βp/2)(|Vgs|-|Vtp|)²2026/1/321MOS管版图GSD2026/1/322

第四节反相器直流特性NMOS管：Vtn>0增强型Vtn<0耗尽型

PMOS管：Vtp<0增强型Vtp>0耗尽型按负载元件：电阻负载、增强负载、耗尽负载和互补负载。按负载元件和驱动元件之间的关系：有比反相器和无比反相器。2026/1/323Vi为低时：驱动管截止，输出为高电平：Voh=VddVi为高时：输出为低电平：

其中Ron为晶体管的导通电阻。为了使Vol足够低，要求Ron与R应有合适的比例。因此，E/R反相器为有比反相器。一、电阻负载反相器（E/R）2026/1/324饱和负载E/E反相器Vi为低电平时：Vi为高电平时：负载管饱和，驱动管非饱和。解之得：令：则：二、增强型负载反相器（E/E）2026/1/3252、非饱和负载E/E反相器Vi为低电平时：Voh=VddVi为高电平时：两管都处于非饱和工作状态因为：Vol<<Vdd，Vol<<2(Vgg-Vtl)-Vdd所以：2026/1/326一般情况下，ke=kl

所以：为使E/E反相器的输出低电平足够低，要求足够大。即，驱动管的宽长比与负载管的宽长比足够大。

E/E反相器为有比反相器2026/1/327三、耗尽负载反相器（E/D）栅漏短接的E/D反相器：工作情况与E/E非饱和负载反相器特性相同，这里不再介绍了。2026/1/328栅源短接的E/D反相器Vi为低电平时：Te截止，Idsl=Idse=0,Voh=VddVi为高电平时：Te非饱和，Tl饱和。根据两管电流公式：VssV0ViVddTlTeE/D反相器也是有比反相器2026/1/329四、CMOS反相器Vi为低电平时：Tn截止，Tp导通，Voh=VddVi为高电平时：Tn导通，Tp截止，Vol=0Vdd2026/1/330电流方程如下：设Vtn=-Vtp2026/1/3310≤Vi<Vtn时：n截止p线性（Vi<Vtn<Vo+Vtp）p管无损地将Vdd传送到输出端：Vo=Vdd

如图a——b段Vtn≤Vi<Vo+Vtp时：n饱和p线性由In=-Ip得：如图b——c段2026/1/332Vo+Vtp≤Vi≤Vo+Vtn时：n饱和p饱和由In=-Ip得：Vo与Vi无关，称Vth为CMOS反相器的域值电压。如图c——d段Vo+Vtn<Vi≤Vdd+Vtp时：n线性p饱和由In=-Ip得：如图d——e段2026/1/333Vdd+Vtp<Vi≤Vdd时：n线性p截止Vo=0如图e——f段2026/1/334CMOS反相器的阈值电压Vth

为了有良好的噪声容限，要求Vth=Vdd/2。当βn=βp，Vtn=|Vtp|，有：Vth=Vdd/2。

如果要求：βn=βp

即：Kn(Wn/Ln)=Kp(Wp/Lp)

由于：Kn=Cox

n

Kp=Cox

p

且在实际中，为了提高电路的工作速度，一般取：Lp=Ln=Lmin

则：Wp/Wn=μn/μp

即：p管栅宽比n管栅宽大μn/μp倍。2026/1/335CMOS反相器有以下优点：（1）传输特性理想，过渡区比较陡（2）逻辑摆幅大：Voh=Vdd,Vol=0（3）一般Vth位于电源Vdd的中点，即Vth=Vdd/2，因此噪声容限很大。（