集成电路制造工艺 课件 10.1 CMOS结构及工作原理_第1页
集成电路制造工艺 课件 10.1 CMOS结构及工作原理_第2页
集成电路制造工艺 课件 10.1 CMOS结构及工作原理_第3页
集成电路制造工艺 课件 10.1 CMOS结构及工作原理_第4页
集成电路制造工艺 课件 10.1 CMOS结构及工作原理_第5页
已阅读5页，还剩11页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

集成电路制造工艺

--CMOS结构及工作原理单位：江苏信息职业技术学院微电子教研室第十章CMOS集成电路制造工艺CMOS结构及工作原理CMOS工艺流程CMOS其他相关工艺本章要点第十章CMOS集成电路制造工艺CMOS结构及工作原理CMOS工艺流程CMOS其他相关工艺本章要点§10.1CMOS反相器结构CMOS反相器电路N型衬底P阱n+n+p+p+P+n+ViV0VddVss剖面图工作原理：当输入Vi为“1”（高电平）时，NMOS管导通，PMOS管截止，输出Vo为“0”（低电平）；但输入Vi为“0”（低电平）时，NMOS管截止，PMOS管导通，输出Vo为“1”（高电平）。5P阱结构（1)P阱N型衬底P阱n+n+p+p+场氧化多晶硅栅氧化特点：P阱杂质浓度的典型值要比N型衬底高五到十倍才能保证器件的下常性能。缺点：但P阱的过渡掺杂使n沟道的器件速度会下降。特点：N沟道的器件是在P型衬底上制成，与标准的NMOS器件工艺兼容，P沟道晶体管同样会受过渡掺杂的影响。p型衬底N阱p+p+n+n+场氧化多晶硅栅氧化N阱结构特点：在轻掺杂的衬底中分别注入不同类型的杂质，可以对每个阱区的杂质分别独立地进行控制，优化N和P沟的器件性能p型衬底N阱p+p+n+n+场氧化多晶硅栅氧化P阱N+N+双阱结构CMOS电路的隔离----LOCOS工艺LOCOS工艺流程图工艺特点：同时解决了器件隔离和寄生器件形成两个问题，当采用等平面氧化工艺时，可以获得近乎平坦的表面。存在的问题：会有“鸟嘴”问题，会减小器件的有效宽度，从而减小了晶体管的驱动电流，另外场区杂质扩散进有源区的边缘，将提高器件的阈值电压，从而减小器件的驱动电流。LOCUS工艺的芯片沿MOS晶体管方向的剖面图LOCOS工艺的芯片沿MOS晶体管方向的剖面图轻掺杂部份，掺杂剂量一般为1-5*1013cm-2重掺杂部份，掺杂剂量为1-5*1015cm-2由于在栅极边缘附近的杂质浓度比用常规工艺低，所以这个区域的电场强度能够降低。特点：轻掺杂技术（LDD）是指在源漏扩展区进行轻掺杂的一种技术。超浅的扩展区形成浅结，抑制短沟道效应；较深的源漏区形成良好的欧姆接触。轻掺杂漏技术注入之前低剂量注入形成轻掺杂层

淀积氮化硅层

刻蚀氮化硅层形成侧墙

高剂量，高能量离子注入形成重掺杂层

退火驱进形成源漏退火驱进形成源漏注入之前LDD工艺流程SiO2硅栅硅栅栅氧源漏区

硅栅的自对准自对准技术是利用单一掩模版在硅片上形成多层自对准结构的技术，它可以简化工艺，消除多块掩模版之间的对准容差。硅栅的自对准是在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小硅栅的自对准CMOS衬底电极的引出P-substrateN-NP＋P＋N＋N＋N阱P＋

FOXN＋PMOSNMOSBSGDSBGNMOS管和PMOS管的

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论