2014合肥工业大学数字电子线路实验报告

学号：2012217000班级：12信息工程系4班姓名：高翔1.74LS00(二输入四与非门)1片2.74LS32(二输入四或非门)1片3.74LS86(二输入四异或门)1片4.三态输出的四总线缓冲门74LS1251片5.万用表6.示波器4.用与非门74LS00和异或门74LS86设计一个全加器，并测出其真值表。实验步骤：1、实验内容1的接线图和测试步骤实验步骤：1、实验内容1的接线图和测试步骤观察LED0=观察LED0=观察LED0=观察LEDO=AY000010LLLHHLHH2、测试74LS28逻辑关系接线图及测试结果观察LED0=。观察LED0=观察LED0=。观察LED0=。AY000010LLLHHLHH3、测试74LS86逻辑关系接线图及测试结果(9)K₁=L,K₂=L,观察LED0=。(10)K₁=L,K₂=H,观察LED0=(11)K₁=H,K₂=L,观察LED0=。(12)K1=H,K₂=H,观察LED0=。ABY0000010LLLHHLHH右图是与非门74LS00和异或门74LS86构建全右图是与非门74LS00和异或门74LS86构建全8&&565Ci-1AiBi&&3C00000001100101001101100101010111001111115、测试三态输出的四总线缓冲门74LS125的输入和输出之间的逻辑关系，并检查芯片右图是测试三态输出的四总线缓冲门指示灯。下图是实验所用的74LS125的pin脚AE1F输入输出EAF0000高阻1高阻6、用74LS125两个三态门输出构成一条总线。使两个控制端一个为低右图是三态门构成总线接线图。图中，2接单次脉冲，5接连续脉冲，输出接到LED灯实验时要尤其注意接线的问题，特别是要注意是高电平有效还是低电平有效，如74LSO0与非门等等逻辑上来看都附带了一个反向器，在分析逻辑时应该1.熟悉数据选择器的逻辑功能。2.熟悉译码器的工作原理和设计应用的方法。3.掌握全加器的实现方法。4.学习采用中规模集成模块设计组合逻辑电路的方法。1.双4选1数据选择器74LS1531片2.双2-4线译码器74LS1392片3.二输入四与非门74LS001片5.实验箱实验内容7.测试74LS153双4选1数据选择器的逻辑功8.测试74LS139双2-4译码器的逻辑功能，并检查2个芯片的完好情况。9.用2-4线译码器74LS139和与非门74LS00实现逻辑函10.*用两片2-4线译码器74LS139设计一个8通道的数据分配器。1.测试74LS153双4选1数据选择器的逻辑功能。下图是74LS153双4选1数据选择器pin脚功能图，利用下图检测74LS153双4选1数据选择器的逻辑功能和芯片的完好情况。数据输入输出GYLLLLLHHHHHHHHXLLLHHHHXLHXXXXXXXXXXXXXXXXXXXXXXLHHLLLLLLLL工LLHLHLHLH图2.174LS153实验接线图表2.174LS153真值表按下图接线，4个译码输出引脚Y0—Y3接电平指示灯。改变引脚G、B、A的电平，产生8种组合。观测并记录指示灯的显示状态，测试下表的结果是否正允许GHLLLLXLLHHHLHLHHHHLHHH图2.274LS139实验接线图表2.274LS139真值表F的真值表为：ABF000011101110根据与非门的特点，将逻辑函数的值为0的圈出来进行接线，最终的接线图ePAB经实验板接线验证，上述接线图可以满足对应的逻辑关系，符合真值表的输首先列出8通道数据选择器的真值表，可以看出其规律为对应通道的pin脚为低电平，其他为高电平，那么我们只需控制74LS139的选通端即可实现。00001111100110111110100111101111011111001111011101111101110111011110m2m三开三开AoAoTT世r经实验板接线验证，上述接线图可以满足对应的逻辑关系，符合真值表的输5.用数据选择器74LS153设计一个全加器。下左表是全加器的真值表，结合74LS153的特点(右表)设计全加器，可以看出选通端必须保持低电平，输出端的值即是CiLLLLLL数据输入输出0000000110GY01010XLXHLLLLH0000LLLLHHHHHHLLHHHXXXXXXXLHXXXXXLXLHXXLLLLLLLLLLHLHLH1001010101110011111150501AB 7 72C12C22C30 01 9 9蓬AB AB经实验板接线验证，上述接线图可以满足对应的逻辑关系，符合真值表的输通过实验我再一次了译码器的相关知识，了解了数据选择器和译码器的关系，并且学会了译码器、数据选择器的级联和全加器的数据选择器实验题目：实验三触发器及其应用1.掌握基本RS触发器、D触发器、JK触发器的工作原2.学会正确测试RS触发器、D触发器、JK触发器的逻辑功能。4.了解用触发器构成自循环寄存器的电路结构及5.掌握中规模集成移位寄存器74LS194的逻辑功能及使用方法。6.与非门74LS001片7.双D触发器74LS742片8.双JK触发器74LS731片9.四位双向通用移位寄存器74LS1941片10.万用表和示波器11.实验箱15.将JK触发器转换成D触发器和T触发器。16.用D触发器构成自循环寄存器(又称17.*验证双向移位寄存器74LS194的逻辑功右图是利用74LS00搭建基本RS触发器的接图。图中，K1、K2是电平开关输出，LED0,LE]是电平指示灯。74LSO0逻辑关系的测试步骤及结(13)K₁=L,K₂=H,观察LED0=,LED1=(14)K₁=H,K₂=H,观察LED0=,LE](15)K₁=H,K₂=L,观察LED0=,LED1=。(16)K₁=H,K₂=H,观察LED0=,LED1一Q0一Qn-10110100111XX实验数据记录：LHHHHLHHLL实验现场：7.验证D触发器功能。K3是电平开关输出，LED0,LED1(1)K₁=H,K₂=L,观察LED1=,LED2=。(2)K₁=H,K₂=H,观察LED1=,LED2=。(3)K₁=L,K₂=H,观察LED1=,LED2=。(4)K₁=H,K₂=H,观察LED1=,LED2=(5)K₁=H,K₂=H,K3=1,AK1接单次脉冲，观察LED1K3AK1(6)K₁=H,K₂=H,K3=0,AK1接单次脉冲，观察LED1=,LED2=。D触发器的功能表如下：DQLHXXHLHLXXLH个HHLHH个LLHL实验数据记录：LHXHHLHH个HH个8.验证JK触发器功能。按单次脉冲按钮AK1,测得Q=。按单次脉冲按钮AK1,测得Q=。按单次脉冲按钮AK1,测得Q=。按单次脉冲按钮AK1,测得Q=。按单次脉冲按钮AK1,测得Q=。按单次脉冲按钮AK1,测得Q=按钮AK1,测得Q=JKQLXX个HLL个HHL个HLL个HLH个HLL个HHH个HLL个JK0XX0100个110个1101个01111个一Qn-19.将JK触发器转换成D触发器和T触发器。原理接线图如下：真值表同前面的D触发器的真值表。而JK触发器改造T触发器(ToggleFlip-Flop)的原理接线图如下：通过理论分析我们得到T触发器的真值表：TLX一Qm-1个0个1一Qn-110.用D触发器构成自循环寄存器(又称环形计数器)。下图是D触发器构成自循环寄存器的接线图。图中，K1、K2是电平开关输出，LED0,LED1,LED2,LED3是电平指示灯，AK1是单次脉冲。D触发器构成自循环寄存器的测试步骤及结果如下：(1)置K1为低电平，K2为高电平，四个电平指示灯灭，表示Q₃Q₂Q₁Qo为0000。(2)置K1为高电平，K2为低电平，LED0指示灯亮，表示Q₃Q₂Q₁Qo为0001。(3)置K1、K2为高电平。按单脉冲按钮AK1,QQ₂Q₁Q₀的值变化如下：个001个0个00个000将接单脉冲AK1的线(CLK)改接1KHz连续脉冲，用示波器观测Q0、Q1、Q2、Q3。Q2.Q3.11.验证双向移位寄存器74LS194工作方式11H右移HL左移HH并人8输入端输出端L个H个个个LLHHHLH个个LLHHHLHH右移个HHLL个HHLL左移H×经实验板接线验证，上述接线图可以满足对应的逻辑关系，符合真值表的输通过实验我了解了触发器的使用方法，构建了几款触发器的简单应用，理解了触发器可以搭建寄存器、计数器，明白了触发器作为时序电路的必要组成部分实验题目：实验四计数器及其应用7.熟悉常用中规模集成模块的逻辑功能。8.掌握用中规模集成模块设计实现任意模值计数器电路。9.学习设计、调试较为复杂的数字电路(系统)。12.双D触发器74LS742片13.双JK触发器74LS731片14.双JK触发器74LS761片15.二输入四与非门74LSO01片16.集成四位二进制计数器74LS1612片18.示波器和实验箱实验内容：18.异步二进制计数器(分频器)。19.异步十进制计数器。20.集成计数器74LS161功能。21.用74LS161设计模6计数器。22.用两片74LS161设计模60计数器。23.*设计一个用已给器件构成的四相时钟分配器。实验步骤：关输出，LED0,LED1,LED2,LED3是电平指示灯，AK1是单次脉冲按钮。异步二进制(2)由时钟输入单脉冲，测试并记录Q0、Q1、Q2、Q3的状态。(3)由时钟输入连续脉冲，观测Q0、Q1、Q2、Q3的波实验数据记录如下：个0个个0个01个00个0100001000100个100个10个00个10个10个11个0000个0001将接单脉冲AK1的线(CLK)改接连续脉冲，观测Q0、Q1、Q2、Q3,记录其波形可以看到Q1、Q2、Q3的脉冲已经被分频了。下图是利用双JK触发器74LS73和74LS76搭建的异步十进制计数器接线图。图中，接线时74LS76的置1引脚2和引脚7接个开关K2,并且开关K2接到高电平上。异步十进(1)将Q0、Q1、Q2、Q3复位。(2)由时钟端CLK输入单脉冲，测试并记录Q0、Q1、Q2、Q3的状态。(3)由时钟端CLK输入连续脉冲，观测Q0、Q1、Q2、Q3的波形。实验数据记录如下：个个个个个个个个个个个时钟××××0↑1×××触发器保持，Co=01×××1↑××经实验板接线验证，上述接线图可以满足对应的逻辑关系，符合真值表的输15.用74LS161设计模6计数器。74LS161有清零和置数两种模式，在实际实验时，我选择了清零的方式实现模6计数器。6的二进制是0110,因为计数是递增的，因此只要求Q₁、Q₂为1时即清零，其原理图如下：通过实验验证我们得到模六计数器的实验数据：个0001个010个001个000个001个0000个000分析得出，上述接线图可以满足对应的逻辑关系，符合预期的输出。16.用两片74LS161设计模60计数器。两片74LS16