数字电子技术与微控制器应用 课件 4 锁存器和触发器

4锁存器和触发器4.1基本概念4.2基本RS锁存器4.3同步锁存器（时钟控制）4.4边沿触发器的结构与工作原理4.1基本概念

锁存器（latch）触发器（Flip-Flop，简称为FF）作用：都具有保存一位二值信息的功能是时序逻辑电路的基本单元电路特点：有两种能自行保持的稳定状态——双稳态电路，分别表示二进制数0和1或二值信息逻辑0和逻辑1；在适当的触发信号作用下，可从一种稳定状态转变为另一种稳定状态；当触发信号消失后，能保持现有的状态不变。触发区别：锁存器是利用电平控制数据的输入触发器则是利用脉冲边沿控制数据的输入电路特点：requiresfeedback

逻辑0

逻辑0

逻辑0

逻辑1

逻辑1

4.2基本RS锁存器

电路结构及功能特点基本RS触发器可由不同逻辑门构成。图4.1.1由两个与非门组成的基本RS锁存器&&Q(a)逻辑图(b)符号图SRFF0110011011RQSQQ状态说明001状态不定010置0101置111Q保持原状态表4.1.1RS状态转换真值表??00图5.1.3基本RS锁存器的工作波形表5.1.1RS锁存器状态转换真值表QQ状态说明001状态不定010置0101置111Q保持原状态

不定不定&&QRQS当置位清零端同时由0变1后，两个与非门的输出全为1，那么，哪个门的速度快其输出为0，另一个为1。twtpdQQtpdStt

t图4.1.2触发器置1的触发波形基本RS锁存器的动态特性：

若欲使触发器置1，应在复位端=1状态，置位端加负脉冲。为了保证FF可靠翻转，注意必须使tw>2tpd。&&QRQS基本RS锁存器的应用图4.1.4(a)防抖动开关电路图(b)开关反跳现象及改善后的波形图(b)uAuBQQ反跳反跳uBuA5vRRSR(a)SQQ机械键盘存在约10ms左右抖动，如图所示，不消除抖动会引起若干次开关事件发生，比如显示器连续显示敲击一次的字符。基本RS锁存器可防开关抖动，也可以软件消除抖动。基本RS锁存器应用举例

设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。用门电路实现：图中R<Roff抖动？按键不能放松消除抖动三人抢答电路——基本RS锁存器FF(Flip-Flop)：触发器4.2.2时钟控制RS锁存器定义：与时钟同步工作的锁存器称为同步锁存器或时钟控制锁存器。特点：只有当时钟脉冲到来时，输入信号才能决定触发器的状态；无时钟脉冲时，输入信号不起作用，触发器状态保持不变。当CP=0时，G1、G2门被封锁，输出不变化；当CP=1时，G1、G2门开启，R、S信号才有可能使触发器翻转。1、电路结构及工作原理图5.2.1同步RS锁存器的逻辑图及国标符号图CPG1&&SR1SC11RSRG2ClockPulse——CP4.2.2时钟控制RS锁存器2、功能描述*

锁存器触发前的输出状态称现态，用Qn表示；触发后的状态称次态，用Qn+1表示。列出Qn+1与R、S和Qn的逻辑真值表，又称为状态转换表。写出次态的逻辑函数式并化简，得到的逻辑式称为RS的特征方程或次态方程表5.2.1同步RS锁存器的状态转换表CPSRQnQn+1说明00××0××101保持原状态不变1100000101Qn+1=Qn11010011清0Qn+1=011100101置1Qn+1=1111101111*1*不允许状态Qn+1(a)图4.2.2同步RS锁存器(a)次态卡诺图(b)状态转换图S=0R=×S=×R=0R=0，S=1S=0，R=1(b)01××0001111001QnSR

111000由表4.2.1的逻辑关系，画触发器的次态卡诺图4.2.2(a)。根据表4.2.1画出RS触发器的状态转换图，如图4.2.2(b)状态转换图可以形象地说明FF次态转换的方向及条件R·S=0（约束条件）4.2.3时钟控制D锁存器Latch电路结构及工作原理

如在RS锁存器的输入端增加一个非门，则自动满足约束条件，如图4.2.3(a)。这种触发器也称为同步式D锁存器，符号图见5.2.3(b)。

图4.2.3同步D锁存器(a)逻辑图(b)国标符号图(a)QDQ(b)CP1DC1SCR10101QnDQn+11100(b)图4.2.4同步式D锁存器(a)次态卡诺图(b)状态转换图D=1D=1D=0D=001(a)

由RS特征方程得出D锁存器的特性方程为：D锁存器功能描述D锁存器的次态卡诺图和状态转换图如图4.2.4。图4.2.5D触发器的工作波形CP01DQ110“0”CP=1时，锁存器的状态随输入信号D而改变；CP=0时，锁存器状态保持不变

D锁存器的状态转换表和工作波形置111101111清000000111状态不变01×0×100CPD

QnQn+1说明表4.2.2D锁存器的状态转换表基本及同步锁存器总结SRFF&&QRQS图5.2.1同步RS触发器的逻辑图及符号图CPG1&&SR1SC11RSRG2图5.2.3同步D锁存器(a)逻辑图(b)符号图(a)QDQ(b)CP1DC1SCR1锁存器和FF逻辑功能的描述方法状态转换表状态转换图次态卡诺图特征方程（次态方程）波形图锁存器在微处理器中的应用锁存器也被称为透明锁存器，多个集成于IC8位D锁存器74LS373373锁存器功能表373和573微控制器（MCU）对外总线形式MCU黑盒子:

并行

串行DSP直接提供全部数据、地址、控制信号引脚。8051系列低地址和数据分时复用P0端口。MCU如2812DSP28335DSP8051系列等MCU如MSP430系列等ABDBCB时钟数据线锁存器构成单片机片外总线8051外部程序存储器读时序锁存器构成单片机片外总线——图13.3.4锁存器有以下缺点：在触发电平有效器件，对毛刺敏感，抗干扰能力差；有空翻现象，对稳定性有影响；在后续可编程逻辑器件（PLD）中，基本的单元是由查找表和触发器组成的，若用锁存器反而需要更多的资源。

边沿触发器次态仅取决于CP上升沿（或下降沿）到达时刻输入信号的状态，克服了空翻，提高了触发器的可靠性并增强了抗干扰能力，此种触发器称为边沿触发器。数字集成电路产品中的边沿触发器电路有维持阻塞触发器、CMOS传输门边沿触发器以及利用门电路传输延迟时间的边沿触发器等。边沿D触发器基本R-S触发器&G3&G4CP维持阻塞D

触发器1.锁存器回顾：&G2&G1QQSDRD同步R-S触发器同步D触发器&G5&G6DSR&G2&G1QQSDRD&G3&G4&G5&G6CPD维持阻塞D触发器2.逻辑功能01（1）D

=01触发器状态不变0当CP

=0时110当CP由0到

1时0101触发器置“0”封锁门在CP

=1期间，触发器保持“0”不变置0维持线置1阻塞线&G2&G1QQSDRD&G3&G4&G5&G6CPD维持阻塞

D

触发器2.逻辑功能01（1）D

=10触发器状态不变1当CP

=0时111当CP由0到

1时0110触发器置“1”封锁门在CP=1期间，触发器保持“1”不变封锁门置1维持线置0阻塞线

触发器的脉冲工作特性是指触发器工作时，对时钟脉冲、输入信号以及它们之间互相配合的要求。以上述维持阻塞D触发器为例介绍其脉冲工作特性4.4触发器的脉冲工作特性（动态特性）1CPQQtsetthDtWHtPHL011tWL001

图5.3.6维持—阻塞D触发器的脉冲特性图tPLH建立时间：建立时间：输入信号应先于CP上沿的时间保持时间：保持时间：为了FF可靠翻转，CP触发有效后，输入信号需要保持的时间传输延迟时间：从CP上沿到达时开始计算，输出翻转的时间对CP脉冲应该有什么要求？频率多大？假设初态为0DFF的波形描述SN54/74LS74ADUALD-TYPEPOSITIVE

EDGE-TRIGGEREDFLIP-FLOPSN54/74LS74A时序图DUALD-TYPEPOSITIVEEDGE-TRIGGEREDFLIP-FLOPSN54/74LS74A其它参数观察54与74系列的电压、温度范围等第三章3.6题查找器件手册封装不同，引脚排列不同PINOUTB电源位置特例

维持阻塞型D触发器就是在同步DFF的基础上增加维持线和阻塞线，当CP从0变为1上升时，触发器的状态由此时D的状态决定。此后，D再变化已无法使触发器翻转。也称为上升沿触发的边沿触发器。（假设初态为0）图5.3.5维持阻塞型D触发器波形图CPQ1011D00t1t2图5.3.4上升沿触发的D触发器QSDDCPRDDCPD触发器状态表D

Qn+1

0101CP1Q1Q1CSDRD1R1S&D1D2触发器直接清0和置1端的作用，时序图（

假设初态为0）CPQDRD集成边沿JK触发器(7479和74109）逻辑符号JCPK1Q1Q1J1K1CSDRD1R1SJCPK2Q2Q2J2K2CSDRD2R2S异步置0异步置1保持置0置1翻转01Qn01QnXXXXXX00011011011011111111功能Qn+1CPJKRDSD状态转换表集成边沿JKFF状态转换表1100001111001QnJKQn+111000特征方程为：JKFF次态卡诺图及特征方程JKFF状态转换图JKFF状态变化：00不变；11翻转；其它随J变。J=×K=0J=1，K=×J=×，K=1J=0K=×01QJKQn+1

功能0

0

Qn

不变1

0

11

1

Qn

翻转0

1

0随J变J

K

Qn+1

功能波形图

：CPKJ1JCPKRDSDQQJCPKRDSDQQJ=K=T称为TFF，T=1称为T‘FF

触发器应用：二分频器电路

如果把D触发器的输出端反馈回输入端与D连接，如图5.4.5(a)所示，则Q端脉冲波形的周期将是CP脉冲周期的二倍。波形图见5.4.5(b)。由波形图可以看到，Q的输出状态可用来表示二进制数的一位数值