《伺服驱动器高频波载PCBA差分抗干扰系统设计规范》征求意见稿

1T/CASMESXXXX—XXXX伺服驱动器高频波载PCBA差分抗干扰系统设计规范本文件规定了伺服驱动器高频波载PCBA差分抗干扰系统设计的设计原则、设计要求、验证方法、实施管理。本标准适用于工业机器人、数控机床等自动化设备用伺服驱动器的PCBA设计、生产及检验，其他类似高频开关类电力电子设备的PCBA差分抗干扰设计可参照执行。2规范性引用文件下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。GB/T2423.22环境试验第2部分：试验方法试验N：温度变化GB/T17626.2电磁兼容试验和测量技术静电放电抗扰度试验GB/T17626.3电磁兼容试验和测量技术第3部分：射频电磁场辐射抗扰度试验GB/T17626.5电磁兼容试验和测量技术浪涌（冲击）抗扰度试验GB/T17626.6电磁兼容试验和测量技术射频场感应的传导骚扰抗扰度3术语和定义下列术语和定义适用于本文件。3.1差分信号differentialsignal一对幅度相等、相位相反的信号，通过两根走线传输，干扰信号以共模形式存在，可通过差分接收电路抵消，具有强抗干扰能力。3.2共模干扰common-modeinterference同时作用于差分信号对两根走线的干扰信号，表现为对地的电位波动。3.3地平面groundplanePCB上完整的铜箔层，用于提供信号回流路径、屏蔽干扰及散热。4缩略语下列缩略语适用于本文件。ADC：模数转换器（Analog-to-DigitalConverter）CMRR：共模抑制比（CommonModeRejectionRatio）DSP：数字信号处理器（DigitalSignalProcessor）EMC：电磁兼容性（ElectromagneticCompatibility）FPGA：可程序化逻辑门阵列（Field-ProgrammableGateArray）T/CASMESXXXX—XXXX2IGBT：绝缘栅双极型晶体管（InsulatedGateBipolarTransistor）MCU：微控制单元（MicrocontrollerUnit）PCB：印刷电路板（PrintedCircuitBoard）PCBA：印刷电路板组装（PrintedCircuitBoardAssembly）PWM：脉宽调制（Pulse-WidthModulation）SVPWM：空间矢量脉宽调制（SpaceVectorPulseWidthModulation）5设计原则5.1源头抑制优先通过优化电路拓扑、调制策略及器件选型，抑制干扰源的产生，从根本上降低干扰强度。5.2路径阻断通过合理的PCB布局、布线、接地及屏蔽设计，阻断干扰信号的传播路径，减少干扰对敏感电路的影响。5.3敏感保护针对微弱信号、控制信号等敏感电路，采取专项防护措施，提升其抗干扰能力。5.4对称设计差分信号传输链路保持物理结构对称，确保共模干扰可有效抵消，保障共模抑制比。5.5最小环路关键功率回路、信号回路的面积应尽可能小，降低电磁辐射及电磁耦合干扰。6设计要求6.1干扰源抑制设计6.1.1调制策略优化6.1.1.1应采用优化的PWM调制算法，优先选用SVPWM技术。6.1.1.2可根据应用场景提高载波频率，将干扰频谱移至更高频段，便于滤波处理，同时降低电机噪声和转矩脉动；提高载波频率时应兼顾开关损耗。6.1.1.3高端伺服驱动器宜采用软开关技术，通过谐振电路使功率器件在零电压或零电流条件下开关，显著降低dv/dt和di/dt。6.1.2输出滤波器配置6.1.2.1驱动器输出端应串联du/dt滤波器，减缓电压上升沿陡度，降低容性漏电流及对外辐射。6.1.2.2长电缆应用场景下，应配置正弦波滤波器，将PWM脉冲滤波为近似正弦波，消除电机绝缘应力问题。6.1.2.3电机电缆回路中应设置共模扼流圈，抑制高频共模电流。6.1.3器件选型6.1.3.1功率器件应选用dv/dt、di/dt特性匹配的型号，降低开关过程中的干扰辐射。6.1.3.2开关电源应选用低噪声型号，其开关频率应避开敏感电路的工作频率频段。T/CASMESXXXX—XXXX36.1.3.3数字器件的时钟频率应合理规划，避免产生高频辐射干扰与敏感电路谐振。6.2功能分区与布局设计6.2.1功能区划分PCB应明确划分为以下三个功能区，采用物理空白区域或开槽进行隔离，避免布局交叉：a)强电/功率区：包含整流桥、母线电容、逆变桥（IGBT模块及其驱动电路）等高压大电流器件；b)弱电/控制区：包含MCU、DSP、FPGA、编码器接口、通信接口、模拟采样电路等敏感电路；c)驱动隔离区：包含连接控制区和功率区的门级驱动电路及其隔离电源。6.2.2布局规则6.2.2.1主功率回路应遵循“短、直、宽”原则，最大限度缩短回路长度，降低回路阻抗。6.2.2.2母线电容应紧靠整流桥和IGBT模块布置，IGBT的P/N电源端子应直接、最短距离连接至母线电容引脚。6.2.2.3驱动隔离区应位于强电/功率区与弱电/控制区之间，实现两类区域的隔离缓冲。6.2.2.4敏感器件应远离IGBT模块、母线、PWM驱动线、电机输出端子等高压大电流干扰源，间距不小于8mm，或通过接地隔离带隔离。6.2.2.5MCU的复位、时钟等关键控制信号线应避免与噪声线长距离平行走线。6.2.3关键回路优化6.2.3.1IGBT驱动环路、电流采样输入环路的面积应尽可能小，抑制高频辐射和自干扰。6.2.3.2模拟采样电路应远离数字电路，避免数字噪声耦合。6.3差分信号PCB设计6.3.1一般要求6.3.1.1差分对的两根走线应满足等长、等宽、等间距要求，长度偏差应小于10密尔（约0.254mm可通过设计工具设置差分对规则实现。6.3.1.2差分对应尽可能靠近且平行走线，增强耦合效果，确保两根走线接收的外部干扰一致，便于后续抵消。6.3.1.3差分走线正下方应保留完整、不间断的参考平面（地平面或电源平面），为信号提供低阻抗回流路径，避免回流电流绕远路形成大辐射环路。6.3.1.4差分走线应远离强干扰源，避免与功率线、时钟线等噪声线长距离平行走线，必要时设置接地隔离带。6.3.2位置反馈信号（编码器）设计6.3.2.1信号特点：毫伏级微弱信号，极易受干扰。6.3.2.2设计要求：a)优先布设在PCB内层，利用上下地层实现屏蔽保护；b)接收端附近应串联共模磁珠，按需设置电阻-电容滤波电路，并在靠近引脚处放置终端匹配电c)采用双绞屏蔽线进行外部连接，屏蔽层单端接地（通常在控制器/接收端），高频场景下可根据实际情况采用“两端接地+等电位连接”。T/CASMESXXXX—XXXX46.3.3电流采样信号设计6.3.3.1信号特点：直接影响控制精度，采样电阻两端电压信号微弱。6.3.3.2设计要求：a)采用开尔文连接方式，采样走线直接从电阻焊盘引出，形成独立、精细的差分对；b)采样差分对应直接连接至运放或ADC的差分输入端，走线短而直，下方保持完整地平面；c)ADC电源引脚附近应焊接高频陶瓷电容进行退耦，电容应紧靠引脚布置；d)采样电阻应选用低温度系数、高精度型号，避免环境温度变化影响采样精度。6.3.4PWM驱动信号设计6.3.4.1信号特点：数字信号，驱动功率管开关边缘陡峭，易产生辐射干扰。6.3.4.2设计要求：a)栅极驱动走线应短而粗，减小走线电感；b)靠近功率管栅极处应串联小电阻，抑制振铃和过冲；c)驱动信号差分对应远离模拟电路和敏感信号，避免干扰耦合。6.4接地与屏蔽设计6.4.1接地系统设计6.4.1.1应采用混合接地策略，分为功率地、数字地、模拟地三个独立区域，最后在母线电容负端通过单点星型接地点连接，防止功率噪声污染敏感地；可通过0欧电阻或磁珠实现单点连接，磁珠选型应匹配干扰频率。6.4.1.2现代高密度混合信号PCB宜采用统一完整的地平面，通过合理的功能分区管理噪声，避免分割地平面导致的回流路径问题。6.4.1.3强弱信号之间应设置接地隔离带进行屏蔽，隔离带宽度不小于2mm。6.4.1.4关键敏感电路的接地应独立，形成局部接地孤岛，再通过单点连接至主地平面。6.4.2屏蔽设计6.4.2.1所有低电平信号线应采用双绞屏蔽线，双绞结构抑制磁场干扰，屏蔽层抑制电场干扰。6.4.2.2屏蔽层接地应符合以下要求：a)低频干扰场景下单端接地；b)高频干扰场景下可两端接地，但应确保两端等电位，避免形成地环路。6.4.2.3PCB上的敏感区域可通过接地屏蔽框进行局部屏蔽，屏蔽框应与地平面可靠连接。6.5电源与滤波设计6.5.1电源净化6.5.1.1电网输入端应安装EMC输入滤波器，滤除电网传入和驱动器传出的高频干扰。6.5.1.2控制系统应采用隔离变压器供电，提供干净的电源环境，避免电网干扰耦合。6.5.1.3各功能区电源应采用独立的隔离电源模块，实现电源域隔离，防止不同区域电源噪声相互干扰。6.5.2滤波设计6.5.2.1模拟量信号输入端应设置电阻-电容滤波电路，滤除特定高频噪声，电阻－电容参数根据干扰频率和信号带宽合理选择。6.5.2.2编码器电源回路应安装滤波磁环，抑制电源线上的高频干扰。T/CASMESXXXX—XXXX56.5.2.3所有数字器件、模拟器件的电源引脚附近均应配置退耦电容，高频器件应同时配置高频陶瓷电容（0.1μF）和电解电容（10μF），电容紧靠引脚布置，缩短退耦路径。6.5.2.4共模扼流圈、滤波电容等器件应靠近干扰源或信号输入端布置，提高滤波效果。6.6接口隔离设计6.6.1编码器接口、模拟量输入、数字I/O等端口应采用光耦隔离或磁隔离器件，切断地环路电流路径，避免干扰通过接口耦合。6.6.2隔离器件的原边和副边应分属不同接地域，隔离间距应满足安规要求，避免爬电和飞弧。6.6.3驱动隔离区的门级驱动电路应配置独立的隔离电源，确保控制区与功率区的电气隔离。7验证方法7.1EMC性能测试7.1.1传导干扰测试：按照GB/T17626.6规定进行，测试频率范围为150kHz～30MHz，驱动器电源输入端和电机输出端的传导干扰限值应符合产品相关EMC等级要求。7.1.2辐射干扰测试：按照GB/T17626.3规定进行，测试频率范围为30MHz～1GHz，辐射干扰限值应符合产品相关EMC等级要求。7.1.3静电放电抗扰度测试：按照GB/T17626.2规定进行，接触放电电压不低于±8kV，空气放电电压不低于±15kV，测试后驱动器应能正常工作，无性能下降或故障。7.1.4浪涌抗扰度测试：按照GB/T17626.5规定进行，电源端口浪涌电压不低于±2kV（线－线）、±4kV（线－地），测试后驱动器应无永久性损坏，功能正常。7.2控制精度7.2.1位置控制精度测试：在额定负载和最高转速条件下，通过激光干涉仪测量电机实际位置与指令位置的偏差，偏差值应不超过产品技术指标要求（通常不大于±0.01mm）。7.2.2速度控制精度测试：在不同转速档位下，测量电机实际转速与指令转速的偏差率，偏差率应不超过±0.1%。7.2.3电流采样精度测试：在不同负载电流下，对比采样电流值与标准电流值的偏差，偏差应不超过±7.3噪声抑制效果测试7.3.1CMRR测试：对差分信号回路施加共模干扰信号，测量输入共模电压与输出差模电压的比值，CMRR应不低于80dB（1kHz时）。7.3.2信号噪声测试：通过示波器测量敏感信号的噪声峰值，噪声峰值应不超过信号幅值的5%。7.4长期稳定性测试7.4.1高温老化测试：在45℃环境温度下，驱动器满负载连续运行1000h，期间无故障，控制精度无明显漂移。7.4.2温度循环测试：按照GB/T2423.22的规定，进行–40℃~85℃温度循环测试，循环次数不少于50次，测试后驱动器功能正常，PCB无焊点脱落、开裂等缺陷。8实施和管理8.1设计流程管理T/CASMESXXXX—XXXX68.1.1建立PCBA差分抗干扰设计评审机制，在方案设计、详细设计、样片制作等阶段进行专项评审，重点核查功能分区、差分走线、接地及屏蔽设计是否符合本文件要求。8.1.2设计过程中应建立设计规范文档，记录关键设计参数（如差分对规则、接地方式、滤波器参数等），便于后续追溯和优化。8.2生产工艺要求8.2.1PCB制作应选用符合高频性能和机械强度要求的基材。8.2.2差分走线的线宽、间距应严格设计要求制作，偏差不超过±10%。8.