【答案】《数字逻辑设计及应用》(电子科技大学)章节期末慕课答案

【答案】《数字逻辑设计及应用》(电子科技大学)章节期末慕课答案有些题目顺序不一致，下载后按键盘ctrl+F进行搜索第二章数制与编码第1、2章单元测验1.单选题：十进制数22.37对应的二进制数是：

选项：

A、10110.0101111

B、10010.01011

C、10110.11010

D、10010.010110

答案：【10110.0101111】2.单选题：十进制数178.5对应的余3码是：

选项：

A、000101111000.0101

B、010001111000.0101

C、010010101011.1000

D、010010101110.1001

答案：【010010101011.1000】3.单选题：十进制数-47对应的二进制补码是：

选项：

A、11010001

B、11010101

C、11010011

D、10100110

答案：【11010001】4.单选题：十进制数+45对应的二进制补码是：

选项：

A、10101101

B、00010110

C、00101101

D、10110110

答案：【00101101】5.单选题：十进制数38.75对应的8421BCD码是：

选项：

A、111000.01110101

B、00111000.01110101

C、111000.01010111

D、00110111.01100100

答案：【00111000.01110101】6.单选题：十进制数16.68对应的十六进制数是：

选项：

A、10.BA

B、12.CD

C、11.EF

D、10.AE

答案：【10.AE】7.单选题：十进制数120对应的二进制数是：

选项：

A、111000

B、1111000

C、1110110

D、1111010

答案：【1111000】8.单选题：二进制数101111.0111对应的八进制数是：

选项：

A、233.23

B、57.34

C、274.26

D、236.34

答案：【57.34】9.单选题：二进制数01000010对应的格雷码是：

选项：

A、10001100

B、01110011

C、01100011

D、10110011

答案：【01100011】10.单选题：二进制数100110.11对应的十六进制数是：

选项：

A、92.3

B、26.6

C、46.3

D、26.C

答案：【26.C】11.多选题：二进制加法运算包含的输入、输出变量有：

选项：

A、进位输入:Cin

B、进位输出Cout

C、本位差:D

D、本位和:S

答案：【进位输入:Cin;进位输出Cout;本位和:S】12.多选题：数字设计的层次主要有：

选项：

A、IC制造过程级

B、晶体管级

C、门电路结构级

D、逻辑设计级

答案：【IC制造过程级;晶体管级;门电路结构级;逻辑设计级】13.多选题：构成数字电路最基本的器件主要有：

选项：

A、加法器

B、门电路

C、触发器

D、计数器

答案：【门电路;触发器】14.多选题：与模拟电路相比，数字系统的优越性主要体现在：

选项：

A、稳定可靠

B、精度更高

C、易于设计

D、速度更快

答案：【稳定可靠;精度更高;易于设计】15.多选题：两个二进制数的补码相加，有溢出的是：

选项：

A、01001110+00100011

B、01000011+01001000

C、11010111+11001000

D、10101111+11001111

答案：【01000011+01001000;10101111+11001111】第三章数字电路第3章单元测试1.单选题：若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于

选项：

A、50

B、200

C、1300

D、2600

答案：【50】2.单选题：若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于

选项：

A、4

B、50

C、200

D、1200

答案：【50】3.单选题：若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于

选项：

A、1000

B、100

C、30

D、10

答案：【100】4.单选题：若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于

选项：

A、400

B、1000

C、2000

D、4000

答案：【2000】5.单选题：INV的成本约为标准门的

选项：

A、一半

B、三分之一

C、四分之一

D、五分之一

答案：【三分之一】6.单选题：在片内CMOS单元中，从输出到地的某条支路上存在4个MOS器件，需要使用多少个最小晶体管

选项：

A、16

B、12

C、8

D、4

答案：【16】7.单选题：在片内CMOS单元中，从输出到电源的某条支路上存在3个MOS器件，需要使用多少个最小晶体管

选项：

A、3

B、6

C、9

D、12

答案：【9】8.单选题：采用FPGA进行复杂数字系统的可编程设计通常属于

选项：

A、VLSI

B、MSI

C、SSI

D、LSI

答案：【VLSI】9.单选题：若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间A15B60C240D800

选项：

A、15

B、60

C、240

D、800

答案：【15】10.单选题：若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间

选项：

A、2

B、15

C、60

D、400

答案：【15】11.单选题：若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间

选项：

A、300

B、40

C、10

D、2

答案：【40】12.单选题：若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）接近于多少个内部标准门级联的延迟时间

选项：

A、2

B、33

C、700

D、1350

答案：【700】13.单选题：若CMOS单元的设计指标为：输入高电平最小值2.8V输入低电平最大值2.3V输出高电平最小值3.9V输出低电平最大值0.7V则高电平噪声容限为

选项：

A、0.5V

B、1.1V

C、2.1V

D、3.2V

答案：【1.1V】14.单选题：当电源为5V时，若CMOS缓冲器的输入电压为3V，输出电压的可能值为

选项：

A、1V

B、2V

C、3V

D、4V

答案：【4V】15.单选题：当电源为5V时，若CMOS缓冲器的输入电压为2V，输出电压的可能值为

选项：

A、1V

B、2V

C、3V

D、4V

答案：【1V】16.单选题：当电源为5V时，若CMOS反相器的输入电压为3V，输出电压的可能值为

选项：

A、1V

B、2V

C、3V

D、4V

答案：【1V】17.单选题：当电源为5V时，若CMOS反相器的输入电压为2V，输出电压的可能值为

选项：

A、1V

B、2V

C、3V

D、4V

答案：【4V】18.单选题：下图逻辑单元实现的功能为

选项：

A、y=(a+b).(c+d)

B、y=(a.c+b.d)’

C、y=a.b+c.d

D、y=((a+c).(b+d))’

答案：【y=(a.c+b.d)’】19.单选题：下图逻辑单元实现的功能为

选项：

A、y=(a+b).(c+d)

B、y=(a.b+c.d)’

C、y=a.b+c.d

D、y=((a+b).(c+d))’

答案：【y=((a+b).(c+d))’】20.单选题：下图逻辑单元实现的功能为

选项：

A、y=a.(b+c)

B、y=(a.(b+c))’

C、y=a+b.c’

D、y=(a+b.c)’

答案：【y=a.(b+c)】21.单选题：片上复杂系统SOC的设计通常属于

选项：

A、LSI

B、MSI

C、SSI

D、VLSI

答案：【VLSI】22.单选题：对常用功能运算单元的集成通常称为

选项：

A、LSI

B、MSI

C、SSI

D、VLSI

答案：【MSI】23.单选题：对简单逻辑单元的集成通常称为

选项：

A、LSI

B、MSI

C、SSI

D、VLSI

答案：【SSI】24.单选题：设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，高电平驱动能力为8mA，低电平驱动能力为10mA，则PMOS导通电阻为

选项：

A、220

B、250

C、270

D、290

答案：【250】25.单选题：设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，高电平驱动能力为8mA，低电平驱动能力为10mA，则NMOS导通电阻为

选项：

A、220

B、275

C、200

D、250

答案：【220】26.单选题：设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，NMOS导通电阻为100，PMOS导通电阻为150，则低电平驱动能力为

选项：

A、20

B、14.7

C、13.3

D、22

答案：【22】27.单选题：设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，NMOS导通电阻为100，PMOS导通电阻为150，则高电平驱动能力为

选项：

A、20

B、14.7

C、13.3

D、22

答案：【13.3】28.单选题：若CMOS单元的设计指标为：输入高电平最小值2.8V输入低电平最大值2.3V输出高电平最小值3.9V输出低电平最大值0.7V则低电平噪声容限为

选项：

A、0.5V

B、1.1V

C、1.6V

D、3.2V

答案：【1.6V】29.单选题：在5V电源条件下，若电平容限为0.5V，考虑对等性设计指标，采用开路门设计的反相器使用的最小晶体管数量为采用CMOS结构设计的多少倍

选项：

A、0.5

B、2

C、5

D、10

答案：【5】30.单选题：下图逻辑单元实现的功能为

选项：

A、y=(a+b).(c+d)

B、y=(a.b+c.d)’

C、y=a.b+c.d

D、y=((a+b).(c+d))’

答案：【y=(a+b).(c+d)】31.单选题：下图逻辑单元实现的功能为

选项：

A、y=a.(b+c)’

B、y=(a.(b+c))’

C、y=a+b.c’

D、y=(a+b.c)’

答案：【y=(a.(b+c))’】32.单选题：下图逻辑单元实现的功能为

选项：

A、y=a.b+c

B、y=(a.b+c)’

C、y=a+b.c

D、y=(a+b.c)’

答案：【y=(a.b+c)’】33.单选题：下图逻辑单元实现的功能为

选项：

A、y=a+b+c

B、y=(a+b+c)’

C、y=a.b.c

D、y=(a.b.c)’

答案：【y=(a.b.c)’】34.单选题：电路结构如图所示，该电路是

选项：

A、AND2

B、NAND2

C、BUFFER

D、NOR2

答案：【NOR2】35.单选题：电路结构如图所示，该电路是

选项：

A、INV

B、NAND2

C、BUFFER

D、OR2

答案：【BUFFER】36.单选题：若假设最小晶体管栅极电容导致的时间延迟为1，使用片内基本单元实现逻辑函数y=a+b.c'时，当信号从c到y的传递延迟时间为

选项：

A、6

B、8

C、10

D、12

答案：【8】37.单选题：使用片内基本单元实现逻辑函数y=a+b.c'需要使用多少个最小晶体管

选项：

A、6

B、10

C、14

D、18

答案：【18】38.多选题：CMOS反相器电压转移特性如图所示下列说法中哪些是正确的

选项：

A、输入高电平容限为2.5--5V

B、输入高电平最小值为3.2V

C、输出低电平容限为0--0.3V

D、输入低电平容限为0--1.8V

答案：【输入高电平最小值为3.2V;输入低电平容限为0--1.8V】39.多选题：一个CMOS器件由6个MOS器件构成，它可能是

选项：

A、NOR2

B、BUFFER

C、NAND3

D、AND2

答案：【NAND3;AND2】40.多选题：下列说法中哪些是正确的

选项：

A、当集成块接收临近单元的信号时，通常采用具有施密特缓冲输入的器件

B、当集成块接收较远距离单元的信号时，通常采用简单缓冲输入的器件

C、当集成块输出驱动CMOS数字电路时，应该选用小功率集成器件

D、当集成块输出驱动有源模拟电路时，应该选用较大功率集成器件

答案：【当集成块输出驱动CMOS数字电路时，应该选用小功率集成器件;当集成块输出驱动有源模拟电路时，应该选用较大功率集成器件】41.多选题：设最小晶体管栅极电容导致的延迟时间为1，下列单元器件的延迟时间正确的是

选项：

A、INV延迟时间为2

B、NAND2延迟时间为4

C、OR2延迟时间为4

D、标准门延迟时间为3

答案：【INV延迟时间为2;标准门延迟时间为3】42.多选题：关于CMOS数字集成电路中的功耗，下列说法哪些是正确的

选项：

A、主要为动态功耗

B、与器件单元中的电容总量正比

C、与发生状态变化的电容总量正比

D、与单位时间内的状态变化次数正比

答案：【主要为动态功耗;与发生状态变化的电容总量正比;与单位时间内的状态变化次数正比】43.多选题：一个CMOS器件由4个MOS器件构成，它可能是

选项：

A、NAND2

B、AND2

C、INV

D、BUFFER

答案：【NAND2;BUFFER】44.多选题：下列输入输出关系中，哪些表达了基本逻辑单元

选项：

A、

B、

C、

D、

答案：【;】45.多选题：关于集成块的输出单元，下列说法中正确的是

选项：

A、输出单元成本和延迟远大于内部所有单元之和

B、输出单元一定是大驱动反相器

C、输出单元的驱动能力通常为内部驱动能力的上千倍以上

D、中小规模集成块的时间延迟主要取决于输出单元设计

答案：【输出单元一定是大驱动反相器;输出单元的驱动能力通常为内部驱动能力的上千倍以上;中小规模集成块的时间延迟主要取决于输出单元设计】46.多选题：关于标准门，下列说法中哪些是正确的

选项：

A、标准门包含AND2，OR2和INV

B、标准门只包含NAND2和NOR2

C、反相器成本相当于1/3标准门

D、标准门需要使用6个最小晶体管

答案：【标准门只包含NAND2和NOR2;反相器成本相当于1/3标准门;标准门需要使用6个最小晶体管】47.多选题：下列器件中，哪些属于CMOS片内基本单元

选项：

A、INV

B、BUFFER

C、AND2

D、NOR2

答案：【INV;NOR2】48.多选题：对于CMOS结构的NAND2器件，下列说法哪些是正确的

选项：

A、该器件有2个输入端

B、该器件使用6个MOS器件

C、该器件使用2个PMOS

D、该器件中NMOS器件为串联

答案：【该器件有2个输入端;该器件使用2个PMOS;该器件中NMOS器件为串联】49.单选题：当集成块输出驱动无源模拟电路时，应该选用较大功率集成器件

选项：

A、正确

B、错误

答案：【正确】50.单选题：当集成块输出驱动有源模拟电路时，应该选用小功率集成器件

选项：

A、正确

B、错误

答案：【错误】51.单选题：当集成块输出驱动CMOS数字电路时，应该选用小功率集成器件

选项：

A、正确

B、错误

答案：【正确】52.单选题：当集成块接收较远距离单元的信号时，通常采用简单缓冲输入的器件

选项：

A、正确

B、错误

答案：【错误】53.单选题：当集成块接收临近单元的信号时，通常采用具有施密特缓冲输入的器件

选项：

A、正确

B、错误

答案：【错误】54.单选题：当集成块输入数字信号时，主要应该选择输入电阻低的集成块

选项：

A、正确

B、错误

答案：【错误】55.单选题：当集成块输入数字信号时，主要应该选择输入电流低的集成块

选项：

A、正确

B、错误

答案：【正确】56.单选题：当集成块输入模拟信号时，主要应该选择具有抗干扰设计的集成块

选项：

A、正确

B、错误

答案：【正确】57.单选题：当集成块输出驱动有源模拟电路时，该电路等效电压源不能低于集成块高电平输出最小值

选项：

A、正确

B、错误

答案：【错误】58.单选题：当集成块输出驱动无源模拟电路时，主要考虑高电平输出的匹配设计

选项：

A、正确

B、错误

答案：【正确】59.单选题：当集成块输出驱动无源模拟电路时，主要考虑低电平输出的匹配设计

选项：

A、正确

B、错误

答案：【错误】60.单选题：当集成块输出驱动无源模拟电路时，该电路等效电阻不能过高

选项：

A、正确

B、错误

答案：【错误】61.单选题：当集成块输出驱动无源模拟电路时，该电路等效电阻不能过低

选项：

A、正确

B、错误

答案：【正确】62.单选题：当集成块输出驱动发光显示电路时，应该选用较大功率集成器件

选项：

A、正确

B、错误

答案：【正确】63.单选题：集成块输入施密特缓冲有助于消除输入噪声在输出端形成的波动

选项：

A、正确

B、错误

答案：【正确】64.单选题：集成块输入施密特缓冲输入电阻较小

选项：

A、正确

B、错误

答案：【正确】65.单选题：集成块输入施密特缓冲能够形成电压滞回特性

选项：

A、正确

B、错误

答案：【正确】66.单选题：集成块输入简单缓冲输入端不允许悬置

选项：

A、正确

B、错误

答案：【正确】67.单选题：集成块输入简单缓冲输入电阻较小

选项：

A、正确

B、错误

答案：【错误】68.单选题：集成块输入缓冲设计主要分为简单缓冲和施密特缓冲两种形式

选项：

A、正确

B、错误

答案：【正确】69.单选题：集成块输入缓冲设计可能延长状态变化的过渡时间

选项：

A、正确

B、错误

答案：【错误】70.单选题：集成块输入缓冲设计可以减弱片外噪声对内部电路的影响

选项：

A、正确

B、错误

答案：【正确】71.单选题：集成块的成本和延迟时间主要取决于输出单元

选项：

A、正确

B、错误

答案：【错误】72.单选题：在大驱动输出单元设计时，通常采用逐渐增加缓冲驱动设计以缩短延迟时间

选项：

A、正确

B、错误

答案：【正确】73.单选题：集成块输出单元的逻辑面积至少为内部标准门面积的数百倍以上

选项：

A、正确

B、错误

答案：【正确】74.单选题：集成块输出单元的时间延迟可能为内部单元的数百倍

选项：

A、正确

B、错误

答案：【错误】75.单选题：数字集成电路中，大驱动器件只有反相器

选项：

A、正确

B、错误

答案：【正确】76.单选题：集成块输出一定采用缓冲器输出，直接输出的器件一定是大驱动反相器

选项：

A、正确

B、错误

答案：【正确】77.单选题：集成块的输出单元通常为标准门单元

选项：

A、正确

B、错误

答案：【错误】78.单选题：集成块输出需要的驱动能力远大于内部单元的驱动能力

选项：

A、正确

B、错误

答案：【正确】79.单选题：将大量单元封装在集成块中，导致数字系统的性能提高

选项：

A、正确

B、错误

答案：【正确】80.单选题：将大量单元封装在集成块中，导致数字系统的成本提高

选项：

A、正确

B、错误

答案：【错误】81.单选题：将大量单元封装在集成块中，可能导致电路抗干扰性提高

选项：

A、正确

B、错误

答案：【正确】82.单选题：将大量单元封装在集成块中，可能导致电路可靠性下降

选项：

A、正确

B、错误

答案：【错误】83.单选题：集成电路需要晶体管连接形成功能单元后再进行封装

选项：

A、正确

B、错误

答案：【正确】84.单选题：CMOS数字集成电路是全晶体管电路

选项：

A、正确

B、错误

答案：【正确】85.单选题：CMOS逻辑单元完全由晶体管在电路板上连接构成

选项：

A、正确

B、错误

答案：【错误】86.单选题：在同一芯片上制作大量晶体管就称为集成电路

选项：

A、正确

B、错误

答案：【错误】87.单选题：集成块输入缓冲设计一定可以提高器件的输入电阻

选项：

A、正确

B、错误

答案：【错误】88.单选题：集成块输入缓冲设计可以减少器件单元的时间延迟

选项：

A、正确

B、错误

答案：【错误】89.单选题：集成块输入缓冲设计通常可以降低器件的输入电容

选项：

A、正确

B、错误

答案：【正确】90.单选题：集成块的输入端通常需要采用缓冲设计

选项：

A、正确

B、错误

答案：【正确】91.单选题：对CMOS结构的NOR3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力是低电平驱动能力的3倍

选项：

A、正确

B、错误

答案：【错误】92.单选题：对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，低电平驱动能力是高电平驱动能力的3倍

选项：

A、正确

B、错误

答案：【错误】93.单选题：对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力是低电平驱动能力的3倍

选项：

A、正确

B、错误

答案：【正确】94.单选题：对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力与低电平驱动能力相同

选项：

A、正确

B、错误

答案：【错误】95.单选题：当电源为5V时，低于1.5V的电压为低电平

选项：

A、正确

B、错误

答案：【错误】96.单选题：当电源为5V时，高于3.5V的电压为高电平

选项：

A、正确

B、错误

答案：【错误】97.单选题：当电源为5V时，低于2.5V的电压为低电平

选项：

A、正确

B、错误

答案：【错误】98.单选题：当电源为5V时，高于2.5V的电压为高电平

选项：

A、正确

B、错误

答案：【错误】99.单选题：2个独立的CMOS单元的输出不能进行相互连接

选项：

A、正确

B、错误

答案：【正确】100.单选题：2个独立的开路门单元输出相互连接时，表现为对输出进行与运算

选项：

A、正确

B、错误

答案：【正确】第四章组合逻辑设计原理第四章组合逻辑设计原理(单元测验)1.单选题：下列表达式中存在静态1冒险的有（）。A、（A'+AB+B'D）B、（A'+B)(B'+C'）C、（C+B+B'C）D、（A'+B'）(A'+C)

选项：

A、A'+AB+B'D

B、（A'+B)(B'+C'）

C、（C+B+B'C）

D、（A'+B'）(A'+C)

答案：【A'+AB+B'D】2.单选题：已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。

选项：

A、异或

B、同或

C、与

D、或

答案：【与】3.单选题：已知函数F（A,B,C,D）=(AB')'+(C'D+B'C)',则其最简表达式为（）。

选项：

A、A'+B+C'D'

B、A'+B+C'

C、A'+B+B'C'D'

D、A'+B

答案：【A'+B+C'D'】4.单选题：利用开关代数的公理或定理，判断与(x+y')'等价的逻辑关系为（）

选项：

A、xy'

B、x'+y

C、x‘y

D、x+y'

E、xy

答案：【x‘y】5.多选题：逻辑函数之间满足（）关系。

选项：

A、相等

B、对偶

C、反演

D、互为正负逻辑

答案：【对偶;互为正负逻辑】第四章组合逻辑设计原理(单元作业)1.用卡诺图化简逻辑函数为最小“和之积”表达式。

答案：【最小积共4项，全对得4分，错一项扣1分，注意答案不唯一。】2.用卡诺图化简逻辑函数为最小“积之和”表达式，在图中标出奇异“1”单元。

答案：【最小和答对得3分，错一项扣1分，奇异单元标对得3分，错一个扣1分。】3.请写出下面函数的标准积：F=A’B+B’C

答案：【答对得4分，错1项扣1分。】4.请写出下面函数的标准和：

答案：【标准和共4项，全对得4分，错一项扣0.5分。】5.请写出下面逻辑函数的真值表：F=(A'+B+C')(A'+B'+D)(B+C+D')(A+B+C+D)

答案：【真值表正确得4分，错一行扣0.5，扣完为止。】第六章组合逻辑设计-第6章单元测验1.单选题：如图，是151的电路设计，其中输入端的使用了6个反相器，而实现逻辑功能应该可以省掉三个，为什么这么设计？

选项：

A、提高151的带负载能力

B、降低输入电流

C、为更方便的实现逻辑功能

D、提高扇出能力

答案：【降低输入电流】2.单选题：如图电路，描述正确的是

选项：

A、G_L是门控制信号，当G_L有效时候，当DIR有效时,A1到B1单向导通

B、G_L是门控制信号，当G_L=1的时候，无论DIR为何值，B1和A1断开

C、G_L是门控制信号，当G_L=1的时候，当DIR有效时，A1到B1单向导通

D、G_L是门控制信号，当G_L=0的时候，当DIR有效时，B1到A1单向导通

E、G_L是门控制信号，当G_L=1的时候，当DIR有效时，B1到A1单向导通

F、G_L是门控制信号，当G_L=0的时候,A1到B1双向导通

答案：【G_L是门控制信号，当G_L有效时候，当DIR有效时,A1到B1单向导通】3.单选题：如图，此电路的输入端I0_L是低电平有效，输出A2A1A0是高电平有效，AVALID高电平有效，当AVALID有效表示的是？

选项：

A、没有有效的输入，.I7_L到I0_L全部为0

B、有有效的输入，I7_L到I0_L全部为1

C、无法判断

D、有有效的输入，I7_L到I0_L不全部为1

答案：【有有效的输入，I7_L到I0_L不全部为1】4.单选题：当共阴极7段数码管显示2的时候，输出应该为

选项：

A、0000010

B、1101101

C、0010010

D、1111101

答案：【1101101】5.单选题：BCD码译码器如果不允许输入大于9的数值的时候，当输入10时，输出为？

选项：

A、是任意数值，每次会不同

B、是全1

C、是全0

D、是一个数值，这个数值是固定的

答案：【是一个数值，这个数值是固定的】6.单选题：使用74HC138实现逻辑函数F=?(X,Y,Z)(2,4,5)，正确的是

选项：

A、Y2,Y4,Y5连或门

B、Y2,Y4,Y5连或非门

C、Y2,Y4,Y5连与门

D、Y2,Y4,Y5连与非门

答案：【Y2,Y4,Y5连与门】7.单选题：以下不正确的名号名称是

选项：

A、ready'

B、ready_l

C、ready(L)

D、/ready

答案：【ready'】8.多选题：如图所示电路论述正确的是

选项：

A、实现了P=B3⊕B2⊕B1⊕B0⊕1，校验电路是否输入偶数个1，当输入偶数个1时输出P=1

B、实现了P=B3⊕B2⊕B1⊕B0⊕1，产生了奇校验位，如果连同P一起发送B2B2B1B0P,发送了奇数个1

C、实现了P=B3⊕B2⊕B1⊕B0，校验电路是否输入偶数个1，当输入偶数个1时输出P=1

D、实现了P=B3⊕B2⊕B1⊕B0，产生了奇校验位，如果连同P一起发送B2B2B1B0P,发送了奇数个1

答案：【实现了P=B3⊕B2⊕B1⊕B0⊕1，校验电路是否输入偶数个1，当输入偶数个1时输出P=1;实现了P=B3⊕B2⊕B1⊕B0⊕1，产生了奇校验位，如果连同P一起发送B2B2B1B0P,发送了奇数个1】9.多选题：F=?

选项：

A、F=∑xyz（0，3，6，7）

B、F=?xyz（1，2，4，5）

C、F=?xyz（0，3，6，7）

D、F=∑zyx（0，3，6，7）

答案：【F=∑xyz（0，3，6，7）;F=?xyz（1，2，4，5）】10.多选题：如图电路实现的逻辑函数是

选项：

A、F=∑（W,X,Y,Z）(0,1,3,7,9,13,14)

B、F=∑（W,X,Y,Z）(0,1,3,7,8,13,14)

C、F=Π（W,X,Y,Z）(2,4,5,6,8,10,11,12,15)

D、F=Π（W,X,Y,Z）(2,4,5,6,9,10,11,12,15)

答案：【F=∑（W,X,Y,Z）(0,1,3,7,9,13,14);F=Π（W,X,Y,Z）(2,4,5,6,8,10,11,12,15)】11.单选题：使用74HC138和一个门器件可以实现逻辑函数F=?(w,X,Y,Z)(4,12,13,14,15)

选项：

A、正确

B、错误

答案：【正确】12.如图电路使用138和缓冲器实现了8选1的（译码器/编码器/数据选择器/数据分配器）？

答案：【数据选择器/多路复用器】13.典型的三态器件，进入高阻态比离开高阻态()

答案：【快】14.如图，如果（）有效，说明没有有效的输入

答案：【IDLE】15.当输入为I7_l...I0_l:00100001时，输出为A2A1A0=（）

答案：【001】第七章时序逻辑设计原理七单元检测1.单选题：为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）

选项：

A、或非门

B、与非门

C、异或门

D、同或门

答案：【同或门】2.单选题：下面四种触发器中，抗干扰能力最强的是（）

选项：

A、D锁存器

B、主从JK触发器

C、边沿D触发器

D、具有使能端的RS锁存器

答案：【边沿D触发器】3.单选题：对于JK触发器，若希望其状态由0转变为1，则所加激励信号是（）

选项：

A、JK=0X

B、JK=X0

C、JK=X1

D、JK=1X

答案：【JK=1X】4.单选题：1、要使JK触发器在时钟脉冲作用下，实现输出=，则输入信号应为（）

选项：

A、?

B、

C、

D、

答案：【?】5.多选题：以下描述一个逻辑函数的方法中（）不能唯一表示

选项：

A、表达式

B、逻辑图

C、真值表

D、波形图

答案：【表达式;逻辑图;波形图】6.多选题：对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。

选项：

A、10?

B、5

C、2.5

D、20

答案：【5;2.5】期末考试期末考试试卷1.单选题：CMOS电路的动态功耗可表示为

选项：

A、CVf

B、

C、

D、

答案：【】2.单选题：八位多路复用器有几个地址输入线？

选项：

A、1

B、2

C、3

D、8

答案：【3】3.单选题：为一个有101个按键的键盘设计一个配套的二进制编码器，该编码器的输出端子至少应有多少条？

选项：

A、6

B、7

C、4

D、5

答案：【7】4.单选题：输出仅依赖于现态，与外输入无关的状态机称为

选项：

A、移