电子信息工程电子科技硬件设计实习报告

电子信息工程电子科技硬件设计实习报告一、摘要2023年7月1日至2023年8月31日，我在一家电子信息科技公司担任硬件设计实习生，负责PCB电路板布局布线与信号完整性测试。核心工作成果包括完成2块高速信号板（数据速率1.25Gbps）的Layout设计，优化了15处关键信号线，使信号完整性损耗降低至0.8dB以下，并通过仿真验证了设计的稳定性。应用了AltiumDesigner进行原理图绘制与PCB设计，熟练掌握SI/PI分析与阻抗匹配技术，积累了高速数字电路设计经验。提炼出模块化分层布线、关键信号预埋过孔等可复用方法论，提升了设计效率与信号质量。二、实习内容及过程2023年7月1日到8月31日，我在一家做通信模块硬件的公司实习，岗位是硬件设计助理。公司主要做5G模块和路由器相关产品，我有机会接触到从概念到量产的整个流程。第1到3周，我跟着导师熟悉公司项目，主要是看他们以前的PCB设计文档，学AltiumDesigner怎么用。导师给我发了3块板子的原理图让我画，有1块是带FPGA的接口板，时钟频率500MHz。我第一次接触这种板子，画完发现电源网络布线有点乱，导师就教我怎么做电源平面分割，还有怎么用差分对布信号，他说这样能减少EMI干扰。第4到6周，我开始独立做1块测试板，主要是控制芯片和传感器接口。这块板子有8路I2C和4路SPI，我花了2天时间把原理图画完，然后布线。遇到一个难题是时钟信号要跨3个层，我查了资料，发现同层布线延迟最小，就沿着边走线，然后在关键位置加了差分时钟缓冲器。布完线后用HyperLynx做了信号完整性仿真，眼图张开度只有300mV，比预期差一点。导师建议我把参考平面提前1mm，重新布完之后眼图变成了450mV，达标了。第7到8周，我参与了一个量产板的修改。原来有1路USB3.0接口，客户反馈速度上不去，我检查了Layout发现参考平面被断开了3次，就按照高速设计规范把隔离改成了过孔连接，然后把阻抗控制精度从50mΩ调整到20mΩ。修改后客户测试速度提升到480MB/s，问题解决。实习最大的收获是学会了怎么处理高速信号，特别是差分对和阻抗控制。以前觉得阻抗控制就是50欧，现在知道要根据实际层数和介质不断调整。公司培训挺随意的，有时候导师忙就自己看文档，但给了我很多以前没接触过的资料。岗位匹配度还行，但感觉没机会接触到射频部分，有点可惜。如果再给一次机会，我希望能多接触一下射频模块的设计流程。公司管理上有点乱，不同项目文档标准不一样，我建议以后可以统一模板，不然新人很难上手。三、总结与体会这8周实习，从2023年7月1日到8月31日，像把课本里的理论往实际里拉了一下。以前觉得阻抗控制就是50欧姆那么简单，实际做板时才知道，你用4层板，中间屏蔽层处理不好，信号照样会打结。我参与修改的那块USB3.0板，就是参考平面被断开3次导致速度上不去，改完之后480MB/s的带宽才达标。这种细节上的教训，比学校老师讲一百遍都有用。职业规划上，我更清楚自己想干嘛了。之前想学射频，但这次接触到的更多是高速数字电路，现在觉得板级调试也挺有意思。公司里做5G模块的工程师跟我说，现在市场缺的不是画原理图的人，而是能搞定信号完整性和电源完整性问题的。我下学期打算报个高速数字设计培训班，顺便把C语言再捋一捋，争取把公司用的脚本自动化工具也学学。行业趋势上，5G和AI模块是现在大火，但我也看到一个问题：很多公司连最基本的阻抗控制规范都没严格遵守，导致量产问题一堆。我建议学弟学妹们，别光会画图，要去啃高速设计指南，像IEEE2149那类标准。我这次就因为这个吃了亏，画完板子才发现忘了加端接电阻，仿真直接崩。心态上真的变了。以前做实验，数据不对就重跑，现在明白量产板要考虑成本、可制造性，有时候0.1dB的损耗都要权衡。导师跟我说过一句话，做硬件的，手要稳，心要细，这8周我算是体会到了。比如我第一次布FPGA引脚，手抖差点把电源和信号搞反，幸好导师及时发现。这种责任感，是学校里给不了的。现在看招聘要求，就知道自己哪些是短板。比如公司用的SI/PI仿真软件我完全不会，下个月打算去图书馆借书自学。实习回来最想做的事，就是把那块测试板重新优化一遍，用新的知识加几个保护电路，说不定真能用上导师教的方法论。说真的，这种把理论变成能赚钱的东西的感觉，挺带劲的。四、致谢感谢实习期间给予指导的导师，在高速信号完整性设计上给了我很多具体建议，比如那次USB3.0接口的问题，如果不是他点醒我参考平面断开，我可能要再摸索一个月。也谢谢几位同事，帮我熟悉了公司用的EDA流程，特别是那位负责射频的学长，教了我怎么看