《FP原理应用》 指导

《FPGA原理与应用》课程实验指导书实验一：分频器设计实验类型：验证型实验学时：2实验要求：必做一、实验目的1．通过实验，让学生掌握利用ModelSim仿真的方法。2．学会书写测试文件3．掌握分频器原理二、实验内容设计一个分频器可以实现任意整数分频，输入信号为50MHz的时钟信号，周期为20ns。三、仪器设备计算机、QuartusII软件。四、实验原理、方法、手段和步骤1.实验原理数字分频器就是将给定的某个频率的输入信号进行分频，最后得到需要的信号频率。利用计数的方法可以达到分频目的，具体做法是将输入周期信号作为计数脉冲，通过循环计数的方法控制输出信号的周期，从而达到分频的目的。图1.1为二分频器的输入输出波形图，输入信号为Clk，输出信号为Clk_div2，从图中波形可以看出输出信号频率是输入信号频率的二分之一。图1.1二分频器的输入输出波形图当Clk信号的上升沿到来时Clk_div2信号进行一次电平反转，因此每两个Clk周期对应一个Clk_div2周期。同理，通过计数的方式可以实现任意分频。首先分别定义分频时钟高、低电平的计数个数。在输出为低电平状态下，当计数器值小于分频时钟低电平计数个数时，输出保持为低电平；当计数器值等于分频时钟低电平计数个数时，计数器清零，输出反转为高电平。在输出为高电平状态下，当计数器值小于分频时钟高电平计数个数时，输出保持为高电平；当计数器值等于分频时钟高电平计数个数时，计数器清零，输出反转为低电平。2.实验方法和手段在QuartusII软件平台上，采用VerilogHDL语言搭建电路，ModelSim进行仿真。3.实验步骤在设计任意分频器模块时运用了状态机设计思想，其中一种实现方式如下：顶层模块：见实验书代码部分通过修改参数HW，LW可以任意改变高低电平所需的分频个数，能够非常方便的实现任意分频的要求。2)然后编写测试文件div_clk_tb.v，程序如下：见实验书代码部分 3）测试文件导入（具体过程参见教材）测试文件已编写完成，但其并未被设置为ModelSim仿真工具的测试文件。需要进行以下设置。执行Assignments->Settings，在弹出的窗口右侧选择EDAToolSettings->Simulation。EDANetlistWritersettings栏中进行设置。五、实验结果处理1.详细记录各实验步骤，以及各种参数配置下的实验结果；2.通过观测顶层文件和测试文件，说明两者的区别和联系。六、实验注意事项1.可以通过修改参数得到不同的分频效果，例如将模块代码中parameterHW改为2，LW改为3，得到5分频。而测试平台代码保持不变。2.注意测试文件的书写格式。七、预习与思考题1.预习内容在本实验的基础上，采用VerilogHDL语言，如何编写较复杂的功能模块？2.思考题状态机有哪些形式？实验二：数码管显示设计实验类型：验证型实验学时：2实验要求：必做一、实验目的1．了解数码管的显示原理。2．掌握硬件下载的方法。二、实验内容设计一个共阴7段数码管控制接口，要求：在时钟信号的控制下，使6个数码管动态刷新显示0—F，同时将所显示数据的二进制形式通过发光二极管表示出来。模块结构如图2.1，seg[7:0]连接数码管段选端口，sel[3:0]连接数码管位选端口，num[3:0]连接四个发光二极管。图2.1共阴7段数码管模块结构图三、仪器设备计算机、QuartusII软件。四、实验原理、方法、手段和步骤1.实验原理数码管是一种常见外设，为了实现数码管的驱动和显示，首先需要了解数码管显示的原理。7段式数码管是由7个发光二极管组成，这7个发光二极管有一个公共端。公共端必须接GND或者接VCC，公共端接GND的数码管称为共阴极数码管，公共端接VCC的数码管称共阳极数码管。7段数码管结构如图2.2所示，由图可知发光二极管分别为a,b,c,d,e,f,g七小段和小数点dp。共阴极数码管每一小段均为高电平点亮，共阳极数码管每一小段均为低电平点亮。图2.27段数码管结构图通过控制不同小段的亮灭的组合，显示出不同数字或字母。例如，阿拉伯数字2，通过点亮a、b、d、e、g，熄灭c、f、dp实现。控制数码管每一小段亮灭的信号称为段选信号，若希望数码管显示某个数字，只要给数码管的7个段选接口送相应的译码信号即可。表2.1列出了对a~dp进行编码得到相应的显示数字或字母（不带小数点显示）。表2.1数字/字符01234567编码（十六进制）3f065b4f666d7d07数字/字符89ABCDEF编码（十六进制）7f6f777c395e7971单数码管的显示一般为静态显示方式，数码管常亮。但是，当要求多个数码管同时显示，为了节约资源，通常采用动态扫描方式使多个数码管“同时显示”。这里的“同时显示”并不是同时点亮全部数码管，而是利用人眼视觉暂留现象达到“同时显示”的效果。简单的说，只要扫描频率超过眼睛的视觉暂留频率就可以达到点亮单个数码管，却能享有多个个数码管同时显示的视觉效果，并且显示也不闪烁。多个数码管显示时，位选信号控制数码管是否选通。2.实验方法和手段在QuartusII软件平台上，采用VerilogHDL语言搭建电路，ModelSim进行仿真，并进行下板测试。3.实验步骤程序参照教材。如果硬件下载的话，限于目前所用的硬件结构，可以把数码管由8个变为6个，数据num从端口去掉，sel的位宽设置为3。五、实验结果处理1.详细记录各实验步骤，以及各种参数配置下的实验结果；2.通过设置不同的时间间隔，记录不同的实验结果。六、实验注意事项1.注意实验中各个时间间隔的大小取值情况。2.硬件下板的步骤。七、预习与思考题1.预习内容在本实验的基础上，如何实现数字时钟的显示，并进行下板测试。2.思考题各个时间间隔的设置不同，会有什么结果？实验三：VGA驱动设计实验类型：综合型实验学时：4实验要求：必做一、实验目的1．了解VGA显示的原理；2.利用开发板上的VGA接口实现一些显示功能。二、实验内容利用开发板的VGA接口实现VGA显示器的蓝屏显示和彩条显示。三、仪器设备计算机、QuartusII软件。四、实验原理、方法、手段和步骤1.实验原理本实验用FPGA来实现VGA的控制。普通VGA显示器的显示是基于逐行扫描的方式，从屏幕的左上方开始，从左到右，从上到下进行扫描，同时每行结束时都有行同步信号进行行同步，扫描完所有场同步信号用场同步信号进行场同步，然后扫描从左上方重新开始。VGA接口的引出线共含5个有效信号：R、G、B：三基色信号，HS：行同步信号，VS：场同步信号。根据“VGA工业标准”设计正确的时序，在时序驱动下输出三基色信号和行场同步信号。图3.1VGA接口横切解析图（1）扫描方式VGA显示器扫描方式为逐行扫描方式，从屏幕的左上方开始，从左到右，从上到下逐行扫描，扫描完一场后对CRT电子束进行消隐，同时每行扫描结束时用行同步信号进行行同步，如图3.2所示。扫描完所有行，形成一帧，同时用场同步信号进行场同步，然后从左上方开始重新扫描，进入下一帧，如图3.3所示。在扫描中，最重要的就是行、场同步时序图3.2行扫描图3.3帧扫描（2）行帧时序行时序如图3.4所示。图3.4行时序图帧时序如图3.5所示。图3.5帧时序图VGA中，行时序和帧时序都需要同步脉冲(B,P段)、显示后沿(C,Q段)、显示时段(D,R段)、显示前沿(E,S段)四部分。VGA工业标准显示模式规定：行同步、帧同步均为负极性脉冲同步。由VGA行时序可知：每一行都有一个负极性同步脉冲(B段)，是数据行结束的标志，也是下一行开始的标志。在行有效显示区域中R、G、B信号有效，此外区域图像不投射到屏幕上。VGA有许多显示标准，表3-1列出了常用标准。表3-1显示模式时钟（MHz）行时序（像素数）帧时序（行数）BCDEAPQRSO640x480@6025.17596486401680023348010525640x480@7531.564120640168403164801500800x600@6040128888004010564236401668800x600@7549.58016080016105632164016651024x768@6065136160102424134462976838061024x768@7578.8176176102416139232876818001280x1024@6010811224812804816883381024110661280x800@6083.46136200128064168032480018281440x900@60106.4715223214408019043289001932本设计采用640x480@60显示标准（行数为480，列数为640，刷新频率为60Hz）。行时序：屏幕对应每行扫描像素数为800（A=B+C+D+E），显示列为640(D)。帧时序：屏幕对应每帧扫描行数为525（O=P+Q+R+S），显示行为480(R)。屏幕显示有效区域如图3.6所示。图3.6屏幕显示有效区域图2.实验方法和手段在QuartusII软件平台上，采用VerilogHDL语言搭建电路，ModelSim进行仿真，并进行下板测试。3.实验步骤程序参照教材，测试文件自行书写。注意程序中关于行扫描计数加1的条件，更改为：elseif(cnt_h==(hy_all-1))cnt_v<=cnt_v+1'b1; 另外注意顶层模块与子模块之间的书写关系。五、实验结果处理1.详细记录各实验步骤，以及各种参数配置下的实验结果；2.通过设置不同的显示区域，记录不同的显示情况。六、实验注意事项1.在下板子时要注意端口的连接，连接顺序要先插板子，再连电脑，最后上电，再下载程序；结束时先断电，再拔线，顺序相反。2.行、场扫描时容易混淆，行扫描列计数，场扫描行计数。七、预习与思考题1.预习内容在本实验的基础上，如何实现电子相册的显示，并进行下板测试。2.思考题利用本实验的原理，如何实现字符的动态显示、小方块移动等问题？实验四：矩阵键盘设计实验类型：综合型实验学时：4实验要求：必做一、实验目的1．了解矩阵键盘的工作原理；2.掌握硬件下载的过程。二、实验内容借助于FPGA开发板，设计一个4*4的矩阵键盘，并在数码管上进行显示按键值。三、仪器设备计算机、QuartusII软件。四、实验原理、方法、手段和步骤1.实验原理由于最早的mcu(即单片机)其IO口相对较少，而且用到按键过多的话，就会占用过多的IO。人们为了解决这个问题就引入了“矩阵键盘”。在矩阵键盘中，每条行线和列线在交叉处都不是直接连通，而是通过一个按键直接相连，这样以来一个4*4的矩阵键盘只需要8根控制线就可以完成16个按键的控制。下面就是常见的4*4矩阵键盘：图4.1矩阵键盘本实验的扫描过程：先把列全部给低电平，去扫描行；找到行后，再去一列一列的扫描，直至找到所在的列。因此，就找到了具体的按键位置。2.实验方法和手段在QuartusII软件平台上，采用VerilogHDL语言搭建电路，ModelSim进行仿真，并进行下板测试。3.实验步骤根据任务可知，该项目可以分为两个子模块：按键扫描模块和数码管显示模块。因此编写3部分的程序。（1）顶层模块：见实验书代码部分（2）按键扫描模块：见实验书代码部分（3）数码管显示模块：见实验书代码部分测试模块，自行书写。（4）硬件下载：数码管和IO扩展口的引脚编号如下：注意：矩阵键盘行列线与IO连接时，引脚分配要正确。（5）逻辑分析仪此项，可以选做。过程参见课件。五、实验结果处理详细记录不同的按键，数码管将会显示的数值；逻辑分析仪分析的结果，与按键是否相符合。六、实验注意事项1.要注意键盘的行列线与板子的IO口连接位置，引脚分配要仔细，不要配错。2．在下板子时要注意端口的连接，连接顺序要先插板子，再连电脑，最后上电，再下载程序；结束时先断电，再拔线，顺序相反。七、预习与思考题1.预习内容音乐播放器的制作。2.思考题利用本实验的原理，如何实现8*8的矩阵键盘等问题？实验五：蜂鸣器设计实验类型：综合型实验学时：4实验要求：必做一、实验目的1．了解蜂鸣器的工作原理。2．PLL、ROM核的应用。3.自上而下的方法二、实验内容用FPGA设计一个蜂鸣器的播放器。三、仪器设备计算机、QuartusII软件。四、实验原理、方法、手段和步骤1.实验原理在FPGA设计中，很多方案都会用到蜂鸣器，大部分都是使用蜂鸣器来做提示或报警，比如按键按下、开始工作、工作结束或故障等。当然，它也可以演奏我们喜欢的音乐。在设计之前。先了解一下声音是怎么播放出来的，本设计是一个无源蜂鸣器。由于蜂鸣器的工作电流一般比较大，以至于FPGA的I/O口不能很好地去直接驱动它，所以要利用三极管的开关特性来引入电源电压信号。我们知道无源蜂鸣器的主要特点是内部不带震荡源，所以如果使用直流信号是无法驱动蜂鸣器鸣叫的，因此必须使用方波驱动它。只要给蜂鸣器发送一定频率的方波，就可以使得蜂鸣器发出声音，然而现在的问题就转化为：究竟要给蜂鸣器发送什么频率的方波信号呢？具体的频率，见图5.1。图5.1具体的频率2.实验步骤（1）设计架构如图，如图5.2所示。图5.2蜂鸣器的架构由图可知：整个FPGA设计里面一共6个模块。PLL模块，用来将50MHz的晶振时钟信号分频得到1MHz的系统时钟。ROM模块用来存储想要播放的音乐数据。Time_counter模块是一个计数器模块，当计数到0.25s之后，Time_counter输出的Time_finish信号会变成一个时钟周期的高电平，发送给Addr_gen模块。当Addr_gen接收到这个高电平之后，就会给ROM发送一个地址信号，让ROM输出数据，简单来说，就是在0.25s之后，把ROM的地址加1，读取下一个数据。Decode解码模块，是把从ROM中读出来的数据解码然后发送到Music_gen模块，产生特定的方波频率。（2）程序部分：2个IP核：PLL：50MHz分频为1MHz，ROM中128个地址单元，位宽为8。其余4个子模块要编写程序。计数器模块：Time_counter：地址产生模块：Addr_gen见实验书代码部分解码模块：Decode见实验书代码部分音乐产生模块：Music_gen见实验书代码部分顶层模块：见实验书代码部分测试模块自行书写。（3）硬件下载（过程参考教材）引脚对应关系：clk-23，rst-69，beep_out-68。五、实验结果处理1.利用查看中间变量，详细记录各个子模块产生的结果；2.通过下板，感受一下声调的变化。六、实验注意事项1、要注意两个IP核的建立过程。2、学会如何查找中间变量值。七、预习与思考题1.预习内容在本实验的基础上，设计一个数字时钟的闹铃。2.思考题ROM的大小与mif文件的关系？实验六：数码管显示实验类型：综合型实验学时：4实验要求：必做一、基本原理数码管是一种常见外设，为了实现数码管的驱动和显示，首先需要了解数码管显示的原理。7段式数码管是由7个发光二极管组成，这7个发光二极管有一个公共端。公共端必须接GND或者接VCC，公共端接GND的数码管称为共阴极数码管，公共端接VCC的数码管称共阳极数码管。7段数码管结构如图8-x所示，由图可知发光二极管分别为a,b,c,d,e,f,g七小段和小数点dp。共阴极数码管每一小段均为高电平通过控制不同小段的亮灭的组合，显示出不同数字或字母。例如，阿拉伯数字2，通过点亮a、b、d、e、g，熄灭c、f、dp实现。控制数码管每一小段亮灭的信号称为段选信号，若希望数码管显示某个数字，只要给数码管的7个段选接口送相应的译码信号即可。表1列出了对a~dp进行编码得到相应的显示数字或字母（不带小数点显示）。表1编码表数字/字符01234567编码（十六进制）3f065b4f666d7d07数字/字符89ABCDEF编码（十六进制）7f6f777c395e7971单数码管的显示一般为静态显示方式，数码管常亮。但是，当要求多个数码管同时显示，为了节约资源，通常采用动态扫描方式使多个数码管“同时显示”。这里的“同时显示”并不是同时点亮全部数码管，而是利用人眼视觉暂留现象达到“同时显示”的效果。简单的说，只要扫描频率超过眼睛的视觉暂留频率就可以达到点亮单个数码管，却能享有多个个数码管同时显示的视觉效果，并且显示也不闪烁。多个数码管显示时，位选信号控制数码管是否选通。二、设计要求设计一个共阴7段数码管控制接口，要求：在时钟信号的控制下，使4位数码管动态刷新显示0—F，同时将所显示数据的二进制形式通过发光二极管表示出来。模块结构如图8-9，seg[7:0]连接数码管段选端口，sel[3:0]连接数码管位选端口，num[3:0]连接四个发光二极管。共阴7段数码管控制接口注意：各个切换时间长短及选择信号①管子之间的切换时间（时间较短，则管子都亮；较长，则每次只点亮一个管子）②管子上显示不同数字之间的切换时间（较短，则同时显示多个数字，乱码；较长，则会正常依次显示不同的数字）③选择哪个管子显示数字（位选信号）④选择哪个数字显示出来。（段选信号）三、模块代码见实验书代码部分四、仿真测试见实验书代码部分五、结果分析仿真结果如图所示由仿真波形可以看出，每隔一个数据刷新周期，数码管段选信号和对应二进制信号同步更新。数码管位选信号按扫描频率更新，sel端口低电平表明选通与之相连的数码管，高电平则未选通。因此，该模块达到设计要求。左起第2个管子较亮左起第2个管子较亮引脚分配 实验七：VGA驱动设计 实验类型：验证型实验学时：2实验要求：必做本实验结果，下板测试实验程序见实验书代码部分引脚分配图1 VGA接口横切解析图图1 VGA接口横切解析图2、VGA显示验原理1）有效显示区域4804802）扫描方式--行扫描VGA驱动显示器用的是扫描的方式，逐行扫描。逐行扫描是扫描从屏幕的左上角一点开始，由左向右逐点扫描，每扫描完一行，电子束回到屏幕的左边下一行的起始位置，在这期间CRT（阴极射线显像管）对电子束进行消隐，每行结束时，用行同步信号进行同步；当扫描完所有行之后形成一帧，用场同步信号进行同步，并使扫描回到屏幕左上方，同时进行场消隐，开始下一帧。VGA一直在扫描，每一场的扫描包括了若干行扫描，依次循环。图3VGA扫描方式 帧扫描扫描完所有行，形成一帧，同时用场同步信号进行场同步，然后从左上方开始重新扫描，进入下一帧，如图4所示。在扫描中，最重要的就是行、场同步时序。图4VGA逐行扫描过程3、行帧时序图1）行时序图A：行扫周期B：行同步脉冲(数据行结束标志，也是下一行开始标志)C：显示后沿D：显示时段E：显示前沿2）帧时序图O：场扫周期P：帧同步脉冲Q：显示后沿R：显示时段S：显示前沿行场消隐信号:是针对老式显像管的成像扫描电路而言的。电子枪所发出的电子束从屏幕的左上角开始向右扫描，一行扫完需将电子束从右边移回到左边以便扫描第二行。在移动期间就必须有一个信号加到电路上，使得电子束不能发出。不然这个回扫线会破坏屏幕图像的。这个阻止回扫线产生的信号就叫作消隐信号,场信号的消隐也是一个道理。时钟频率：800*600*60hz:实际1056*628*60hz大约为40Mhz。每秒显示60帧画面，一帧有多少个像素点：1056*628=663168。因此，每秒显示像素点：663168*60=40M。VGA中，行时序和帧时序都需要同步脉冲(B,P段)、显示后沿(C,Q段)、显示时段(D,R段)、显示前沿(E,S段)四部分。VGA工业标准显示模式规定：行同步、帧同步均为负极性脉冲同步。由VGA行时序可知：每一行都有一个负极性同步脉冲(B段)，是数据行结束的标志，也是下一行开始的标志。在行有效显示区域中R、G、B信号有效，此外区域图像不投射到屏幕上。4、常用标准要实现VGA显示就要解决数据来源、数据存储、时序实现等问题，其中关键还是如何实现VGA时序。几种常用模式的时序参数如表1所示。首先，根据刷新频率确定主时钟频率，然后由主时钟频率和图像分辨率计算出行总周期数，再把表1中给出的各时序段的时间按照主计数脉冲源频率折算成时钟周期数。表1常见显示模式时序参数时钟行时序（像素数帧时序（行数表2常见显示模式时序参数(时间)行时序时间帧时序时间二、设计要求及方法1、设计要求编写VGA显示驱动模块，实现VGA显示器的全红色显示。2、设计方法本设计采用600x800@60显示标准（行数为600，列数为800，刷新频率为60Hz）。行时序：屏幕对应每行扫描像素数为1056（A=B+C+D+E），显示列为800(D)。帧时序：屏幕对应每帧扫描行数为628（O=P+Q+R+S），显示行为600(R)。3、顶层框架PLL：50M-40MVGA：行列同步控制模块：需要设定行列同步信号，标定出有效显示区域，也是VGA驱动模块的核心。VGA色彩显示控制模块（R-G-B）：在有效显示区域内，输出控制颜色的r、g、b信号。4、顶层模块端口描述三、模块代码见实验书代码部分 补充：VGA接口显示方法VGA(videographicsarray)即视频图形阵列，是IBM在1987年随PS/2机一起推出的一种视频传输标准，具有分辨率高、显示速度快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。1.CRT显示器原理--CRT(cathoderaytube)阴极射线管，其基本结构包括显像管、控制电路、外壳三部分。其中显像管是关键部件，主要由后端的电子枪、中部的偏转线圈、前端的荧光屏构成。工作时通过电子枪，将从阴极发射出大量电子，经过强度控制，聚集和加速，使其形成电子流，再经过偏转线圈的控制，快速的轰击显示器的荧光屏，从而使荧光屏上的荧光粉发亮。CRT显示器因为设计制造上的原因，只能接受模拟信号输入，这就需要显卡能输出模拟信号。VGA接口就是显卡上输出模拟信号的接口，VGA（VideoGraphicsArray）接口，也叫D-Sub接口。2.VGA控制器设计VGA接口是一种D型接口，上面共有15针孔，分成三排，每排五个。其中，除了2根NC（NotConnect)信号、3根显示数据总线和5个GND信号，比较重要的是3根RGB彩色分量信号和2根扫描同步信号HSYNC和VSYNC针。VGA接口中彩色分量采用RS343电平标准。RS343电平标准的峰值电压为1V。大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方式生成的显示图像信息，被显卡中的数字/模拟转换器转变为R、G、B三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟CRT显示器，信号被直接送到相应的处理电路，驱动控制显像管生成图像。而对于LCD、DLP等数字显示设备，显示设备中需配置相应的A/D（模拟/数字）转换器，将模拟信号转变为数字信号。在经过D/A和A/D两次转换后，不可避免地造成了一些图像细节的损失。VGA接口应用于CRT显示器无可厚非，但用于连接液晶之类的显示设备，则转换过程的图像损失会使显示效果略微下降。现在应该很少会看到专门使用VGA驱动芯片的了。使用电阻网络已经能获得不错的显示效果。FPGA需要处理的信号有行同步信号HSYNC和场同步信号VSYNC，以及R、G、B三组颜色控制信号。在驱动VGA之前，我们首先要确定自己的显示参数，分辨率及刷新率，比如800*600@60Hz的显示方式其时序参数如下所示：由于VGA需要一个时钟来管理扫描的速度，因此这个时钟大小就应当为扫面面积*刷新率，如上例中的640*480@60Hz的显示方式需要的VGA时钟大小为800*525*60=25.2MHz（扫描时不仅包括显示区域，还有同步脉冲、显示前沿和显示后沿，因此整个区域要大于分辨率）。VGA时钟可以用PLL或分频等方法产生，通常要求不会太严苛，上例取整为25MHz即可。在此科普一下帧率的概念，因为在显示动态图像的时候，实际屏幕都是一张图一张图地切换显示，帧率对应的就是每秒图片的刷新频率。一般当帧率小于30fps的时候能感觉到画面卡顿。VGAa:行同步段；b:显示后沿段；c:显示有效段；d:显示前沿段；e:行周期(e=a+b+c+d)o:帧同步段；p:显示后沿段；q:显示有效段;f:显示前沿段；s:帧周期(s=o+p+q+f)行场时序图：VGA采用逐行扫描，每个像素对应的点扫描。行与行之间存在消隐以及显示时期，场与场之间也类似。行扫描可分为以下几个阶段：同步、消隐后肩、显示期、消隐前肩再到下个周期同步为一个循环，对应的是屏幕上的一行。场同步类似，对应为屏幕显示的一帧。电脑显示器,用VGA还是HDMI好?有什么不同?电脑显示器用HDMI好。HDMI接口即高清晰度多媒体接口，英文名是：HighDefinitionMultimediaInterface。HDMI是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影音信号，最高数据传输速度为5Gbps。简单的说，HDMI是接显示器或者电视机，用来接受显卡上的HDMI是输出信号。电脑显示器VGA和HDMI的区别如下：一、视频信号传输方式不同1.VGA传输的是模拟信号；VGA传输的是模拟信号,而且仅能传输视频信号。2.HDMI不仅传输的是数字信号，而且可以同时传输视频和音频信号。二、接头外观不一样1.VGA:分公头与母头2.HDMI:有3个标准 三、传输距离VGA可以做到50米不用信号放大器、HDMI的单根线的理论传输距离是7-8米。在我们的电脑出现的历史