时序逻辑电路课件

时序逻辑电路

6.1概述

一、组合电路与时序电路的区别1.组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关。2.时序电路：电路在某一给定时刻的输出取决于该时刻电路的输入还取决于前一时刻电路的状态时序电路：组合电路+触发器电路的状态与时间顺序有关

时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。构成时序逻辑电路的基本单元是触发器。

二、时序逻辑电路的分类：按动作特点可分为同步时序逻辑电路异步时序逻辑电路所有触发器状态的变化都是在同一时钟信号操作下同时发生。触发器状态的变化不是同时发生。按输出特点可分为Merly型时序逻辑电路Moore型时序逻辑电路输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。输出仅决定于存储电路的状态，与电路当前的输入无关。三、时序逻辑电路的功能描述方法逻辑方程组状态表卡诺图状态图时序图逻辑图

特性方程：描述触发器逻辑功能的逻辑表达式。驱动方程：（激励方程）触发器输入信号的逻辑表达式。时钟方程：控制时钟CLK的逻辑表达式。状态方程：（次态方程）次态输出的逻辑表达式。驱动方程代入特性方程得状态方程。输出方程：输出变量的逻辑表达式。1.逻辑方程组2.状态表反映输出Z、次态Q*与输入X、现态Q之间关系的表格。3.状态图反映时序电路状态转换规律，及相应输入、输出取值关系的图形。箭尾：现态箭头：次态标注：输入／输出4.时序图

时序图又叫工作波形图，它用波形的形式形象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。

这四种方法从不同侧面突出了时序电路逻辑功能的特点，它们在本质上是相同的，可以互相转换。电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表时序图15时序电路的分析步骤：46.2时序逻辑电路的分析方法2将驱动方程代入特性方程判断电路逻辑功能,检查自启动3计算几个概念有效状态：在时序电路中，凡是被利用了的状态。有效循环：有效状态构成的循环。无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效状态若形成循环，则称为无效循环。自启动：在CLK作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。例6.2.1解:①写方程组驱动方程同步时序电路，时钟方程省去。输出方程②求状态方程

将驱动方程代入JK触发器的特性方程中得电路的状态方程:③计算、列状态转换表画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y④作时序图⑤说明电路功能这是一个同步七进制加法计数器，能自启动。000001001011001011011000例6.2.3解:①写方程式驱动方程代入D触发器的特性方程，得到电路的状态方程输出方程②求状态方程输入

现态

次态输出AY000101011000001011110111100111100001110001000100③计算、列状态转换表输入

现态

次态输出AY000101011000001011111101100111100001110001100000画状态转换图000110110/0A/YQ2Q10/10/00/01/01/01/11/0④作时序图⑤说明电路功能A=0时是二位二进制加法计数器；A=1时是二位二进制减法计数器。011110011001作业：6.36.6

6.3若干常用的时序逻辑电路一、寄存器6.3.1寄存器

可寄存一组二进制数码的逻辑部件，叫寄存器，是由触发器构成的，只要有置位和复位功能，就可以做寄存器，如基本SR锁存器、D触发器、JK触发器等等。一个触发器可以存1位二进制代码，故N位二进制代码需要N个触发器。

根据存放数码的方式不同分为并行和串行两种：并行方式就是将寄存的数码从各对应的输入端同时输入到寄存器中；串行方式是将数码从一个输入端逐位输入到寄存器中。根据取出数码的方式不同也可分为并行和串行两种：并行方式就是要取出的数码从对应的各个输出端上同时出现；串行方式是被取出的数码在一个输出端逐位输出；根据有无移位功能寄存器也常分为数码寄存器和移位寄存器。图6.3.1同步触发器构成4位寄存器

74LS75是由同步SR触发器构成的D触发器构成的，电路图如图6.3.1所示。由于在CP＝1期间，输出会随D的状态而改变

由于D触发器是由同步SR触发器构成的，故在时钟clk＝1期间，Q随D改变其中：CLK为寄存脉冲输入端R

D为清零端

此寄存器为并行输入/并行输出方式。在CLK↑时，将D0～D3数据存入，与此前后的D状态无关，而且由异步置零（清零）功能。74HC175为由CMOS边沿触发器构成的4位寄存器，其逻辑电路如图6.3.2所示。D0~D3为并行数据输入端；边沿触发器构成（1）清零。，异步清零。即有：（2）送数。时，CLK上升沿送数。即有：（3）保持。在CLK上升沿以外时间，寄存器内容将保持不变。二、移位寄存器单向移位寄存器0010010011110110101

经过4个CLK信号以后，串行输入的4位代码全部移入寄存器中，同时在4个触发器输出端得到并行输出代码。

首先将4位数据并行置入移位寄存器的4个触发器中，经过4个CP,4位代码将从串行输出端依次输出，实现数据的并行－串行转换。单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CLK脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CLK脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CLK脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CLK脉冲后，寄存器便被清零。双向移位寄存器DIR－数据右移串行输入端DIL－数据左移串行输入端D0~D3－数据并行输入端Q0~Q3－数据并行输出端S1、S0－工作状态控制端6.3.2计数器

在数字电路中，能够记忆输入脉冲个数的电路称为计数器。分类：按计数器中触发器是否同时翻转同步计数器异步计数器按计数器中的数字增减加法计数器减法计数器可逆计数器按计数器容量二进制计数器N进制计数器十进制计数器计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······n位二进制同步加法计数器的电路连接规律：驱动方程输出方程一、同步计数器279页图6.3.104位二进制同步加法计数器

若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。4位集成二进制同步加法计数器74LS161/163预置数控制端数据输入端异步复位端工作状态控制端进位输出(a)引脚排列图4位同步二进制计数器74161功能表74161具有异步清零和同步置数功能.4位同步二进制计数器74163功能表74163具有同步清零和同步置数功能.74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。驱动方程输出方程n位二进制同步减法计数器的连接规律：284页图6.3.154位集成二进制同步可逆计数器74LS191预置数控制端使能端加／减控制端串行时钟输出4位同步二进制可逆计数器74LS191功能表74LS191具有异步置数功能.双时钟加/减计数器74LS19374LS193具有异步清零和异步置数功能.2、同步十进制计数器同步十进制加法计数器:在同步二进制加法计数器基础上修改而来.

同步十进制加法计数器74LS160与74LS161逻辑图和功能表均相同,所不同的是74LS160是十进制而74LS161是十六进制。

同步十进制可逆计数器也有单时钟和双时钟两种结构形式。属于单时钟的有74LS190等，属于双时钟的有74LS192等。74LS190与74LS191逻辑图和功能表均相同；74LS192与74LS193逻辑图和功能表均相同。二、异步计数器1、异步二进制计数器3位异步二进制加法计数器触发器为下降沿触发，Q0接CLK1,Q1接CLK2。若上升沿触发，则应Q0′接CLK1,Q1′接CLK2。3位异步二进制减法计数器触发器为下降沿触发，接CLK1,接CLK2。若上升沿触发，则应接CLK1,接CLK2。2、异步十进制计数器异步二－五－十进制计数器74LS290置0端置9端

若计数脉冲由CLK0端输入，输出由Q0端引出，即得到二进制计数器；若计数脉冲由CLK1端输入，输出由Q1～Q3引出，即是五进制计数器；若将CLK1与Q0相连，同时以CLK0为输入端，输出由Q0~Q3引出，则得到8421码十进制计数器。74LS290功能表缺点：（1）工作频率较低；（2）在电路状态译码时存在竞争－冒险现象。异步计数器特点优点：结构简单三、任意进制计数器的构成方法

若已有N进制计数器（如74LS161)，现在要实现M进制计数器N进制M进制

利用现有的N进制计数器构成任意进制（M）计数器时，如果M<N，则只需一片N进制计数器；如果M>N，则要多片N进制计数器。实现方法置零法（复位法）置数法（置位法）

在N进制计数器的顺序计数过程中，若设法使之跳过（N－M）个状态，就可以得到M进制计数器了，其方法有置零法（复位法）和置数法（置位法）。置数法置零法1.M<N的情况置零法：适用于有(同步和异步)清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到0000状态，清零信号消失后，计数器又可以从0000开始重新计数。

a.置零法：

置零法适用于置零（有异步和同步）输入端的计数器，如异步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意图如图所示。

若原来的计数器为N进制，初态从S0开始，则到SM－1为M个循环状态。若清零为异步清零，故提供清零信号的状态为暂态，它不能计一个脉冲，所以为了实现M进制计数器，提供清零信号的状态为SM。异步清零暂态例6.3.2解：置零法74LS160具有异步清零功能Q3Q2Q1Q00000000100100011010001010110当M<N时，一片N进制计数器即可实现

利用置零法将十进制的74160接成六进制计数器。暂态异步置零法74LS160功能表如下，其接线图如图6.3.22所示进位输出1图6.3.22例6.3.3试用置零法由74LS161构成12进制计数器，画出时序图。解：其状态转换图如图6.3.25所示，则产生清零信号为Q3Q2Q1Q0

＝1100图6.3.25可实现的电路为如图6.3.26（a）所示，其时序图为（b）所示图6.3.26（a）（b）注：由于清零信号持续的时间很短，容易导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器，如图6.3.27所示。图6.3.2701011000001结论：至零信号宽度与输入计数脉冲高电平持续时间相等。置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CLK脉冲作用后，计数器会把预置数输入端D0D1D2D3的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。b.置数法：

有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数，74LS191(190)为异步预置数。

置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。为了实现M进制计数器，同步置数置数信号应由SM－1产生，而异步置数应由SM产生。产生预置数信号的状态注：同步置零法的初态一定是S0，而置数法的初态可以使任何一个状态，只要跳过M－N个状态即可初态产生预置信号的状态置数法74LS160具有同步置数功能Q3Q2Q1Q0000000010010001101000101例6.3.4

利用置数法将十进制的74160接成六进制计数器。解：11CLK110

LD′=0后，还要等下一个CLK信号到来时才置入数据，而这时LD′=0的信号以稳定地建立了，提高了可靠性。Q3Q2Q1Q00000000100100011010001010110011110001001Q3Q2Q1Q000000001001000110100100111CLK1011100P350习题6.15下图是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。解：当A=1时其状态转换图如下：构成十二进制计数器Q3Q2Q1Q0当A=0时其状态转换图如下：构成十进制计数器Q3Q2Q1Q0例6.3.5用集成异步二—五—十进制计数器74LS290接成六进制计数器（模六）。（不用其他元件）。已知74LS290的逻辑示意图和功能表。74LS290功能表74LS290逻辑示意图Q3Q2Q1Q00000000100100011010001010110

首先将74LS290接成8421BCD码的十进制计数器，即将CLK1与Q0相连，CLK0作为外部计数脉冲CLK。置零法构成六进制74LS290具有异步清零功能以下电路连接是否正确？警告:切不可将输出端相互短路！！这样接是正确的。置9法构成六进制Q3Q2Q1Q00000000100100011100174LS290具有异步置9功能01000101P350习题6.17分析下图所示计数器电路，画出电路的状态转换图，说明这是几进制计数器。解：当Q2＝Q1=1时，S91=S92=1,74LS290实现置9功能。画状态转换图如下：这是一个七进制计数器当M>N时，需用多片N进制计数器组合实现串行进位方式、并行进位方式、整体置零方式、整体置数方式

若M可分解为M=N1×N2(N1、N2均小于N），可采用连接方式有：

若M为大于N的素数，不可分解，则其连接方式只有：整体置零方式、整体置数方式2.M>N的情况串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。并行进位方式：以低位片的进位信号作为高位片的工作状态控制信号。整体置零方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计数器记为M状态时使RD′=0，将两片计数器同时置零。整体置数方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在某一状态下使LD′=0，将两片计数器同时置数成适当的状态，获得M进制计数器。

a.若要实现的M进制可分解成两个小于N的因数相乘，即M＝N1×N2，则先将N进制计数器接成N1进制计数器和N2进制计数器，再采用串行进位或并行进位方式将两个计数器连接起来，构成M进制计数器。b.若要实现的M进制（如31进制）不可分解成两个小于N的因数相乘，则要采用整体置零法或整体置数法构成M可以分成两种情况：例6.3.6

用两片同步十进制计数器接成百进制计数器.解：①并行进位方式图6.3.30②串行进位方式例6.3.7

试利用串行进位方式由74LS160构成24进制加法计数器解：24可分解成4×6（或者3×8)，则先将两片74LS160构成4进制和6进制计数器，再连接，其实现电路如图6.3.31所示。例6.3.8

试利用并行进位方式由74LS161构成32进制加法计数器。解：可将32分成16×2(或8×4)，则电路如图6.3.32所示。例6.3.7

用两片74LS160接成二十九进制计数器.解：①整体置零方式②整体置数方式作业：6.126.136.196.20

四、移位寄存器型计数器1.环形计数器

电路如图6.3.38所示，将移位寄存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移。图6.3.38设初态为1000,则其状态转换图为注：此电路有几种无效循环，而且一旦脱离有效循环，则不会自动进入到有效循环中，故此环形计数器不能自启动，必须将电路置到有效循环的某个状态中。

图5.3.39为能自启动的环形计数器的电路,与图6.3.38所示电路相比，加了一个反馈逻辑电路。其状态方程为则可画出它的状态转换图为有效循环1.环形计数器结构简单，不需另加译码电路；2.环形计数器的缺点是没有充分利用电路的状态。n位移位寄存器组成的环形计数器只用了n个状态，而电路共有2n个状态。2.扭环形计数器

移位寄存器型计数器的结构可表示为图6.3.40所示的框图形式。其反馈电路的表达式为环形计数器是反馈函数中最简单的一种，其D0=Qn－1图6.3.41为扭环形计数器（也叫约翰逊计数器），其D0=Q

3图6.3.41其状态转换图为此电路不能自启动！！！为了实现自启动，则将电路修改成图6.3.42所示电路。其状态转换表为a.n位移位寄存器构成的扭环型计数器的有效循环状态为2n个，比环形计数器提高了一倍；b.在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在将电路状态译码时不会出现竞争－冒险现象；c.虽然扭环型计数器的电路状态的利用率有所提高，但仍有2n－2n个状态没有利用。

扭环型计数器的特点6.4时序逻辑电路的设计方法根据设计要求画原始状态图最简状态图画电路图检查电路能否自启动1246选触发器，求时钟、输出、状态、驱动方程5状态分配3化简设计步骤:确定输入、输出变量及状态数2n-1<M≤2n逻辑抽象，得出电路的状态转换图或状态转换表1.分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量；2.定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号；3.按照题意列出电路的状态转换表或画出电路的状态转换图。1状态化简

若两个电路状态在相同的输入下有相同的输出，并且转换到同样的一个状态去，则称这两个状态为等价状态。等价状态可以合并，这样设计的电路状态数少，电路越简。状态分配状态分配也叫状态编码a.确定触发器的数目n；b.确定电路的状态数M

，应满足2n－1<M≤2n;c.进行状态编码，即将电路的状态和触发器状态组合对应起来。23a.选定触发器的类型；b.