AIDC电源的“最后一公里”板载电源的高密高集成化革命-

智算中心机架高密度对配电设备面积占比、电能利用率、服务器电源功率、散热效率提出更高的要求。流电可在相同铜截面积下提升传输功率，显著降低电流和线缆体积，并将电源组件移出核心算力区，释放机架空间。英伟达已在其白皮书中明确推荐800VHVDC作为下一年规模化应用，以实现对兆瓦级机柜高效供电。微软、谷歌亦分别推出了分离式高压直流方案。HVDC相较于UPS具备高转换效率、空间优化、可靠性高、灵活可扩展等优势，有望随智算中心散的电源管理组件（如功率晶体管、电感和电容等）高度集成到单个芯片或封装内，其采用“近距离供电”理l盈利预测与投资建议。建议关注三次电源架构高密度集成趋势，如中数据中心HVDC趋势下的相关企业如禾望电气、中恒l风险提示。AI应用发展不及预期；下游A合理价值EPS(元)PE(x)（元/股）2025E2026E2025E2026E2025E2026E20 7 （一）AI机柜功率密度快速上升，带动电气设施架构迭代升级 （二）空间&效率再升级，800VHVDC方案或成为AIDC未来主流架构 三、板载电源：低电压大电流趋势驱动架构升级，垂直供电为 （二）电源模组演进：从分立走向高度集成，深度融合开启供电新范式 25 30 43 7 7 7 8 9 19 20 20 图26：+/-400VDCpowerdelivery:AC-to-DCsidecarpowerrack 25 28 29 30 32 32 34 35 36 36 37 38 38 39 39 40 41图57：英特尔®第四代酷睿-微处理器LGA封装的底部，以及相应的芯片图42 42 42 43 44 45 45 45 46 47 47 48 48图70：中心芯板嵌入式元器件封装（ECP®)工艺流程 49 49 50 51 52 9 26 气架构革新2024年全球人工智能市场规模为258.6亿美元，预计至2033年将达到8039亿美元，实现46.5%的复合年增长率；具体到美国而言，其2024年人工智能市场规模为74.1亿美元，预计至2033年将达到2414.1亿美元，实现47.3%的复合年增长率；受益于服务厂商和通信厂商不断加大的投资力度下方兴未艾。根据中国信通院数据，2024年我国AIDC市场规模在1000亿元以上，预计2028年将达到2886亿元，CAGR达到0075750202020212022202320242AIDC建设拉动数据中心电力需求，未来将成为电力需求的重要组成。根据Semianalysis数据，全球数据中心电力消耗预计将从2023年的49GW增长至2026年年数据中心用电量预计达到325至580TWh，约占美国总电力消耗的6.7%至1逊2025Q4资本支出395亿美元，预计2026年达2000亿美元。亚马逊中心及其他基础设施以应对人工智能需求的激增，预计2026年的资本支出将继续环比下降。微软2025Q4资本支出达375亿美元增长66%（其中包含融资租赁相关支出；上一季度该占比曾高达44%，本季度已规模部署Maia芯片。谷歌2025Q4资本支出279亿美元，预计2026年达环比第三季度增长16%，同比增长95%。Alphabet2025以上。Alphabet绝大部分资本支出投向了技术基础设施，2025年约以满足AI服务需求，算力供应紧张。Meta2025Q4资本支出221亿美元，预计受支持Meta超智能实验室相关投入及核心业务扩张所驱动。全公司AI芯片TDP与机柜功率密度迅速提升，推动高功率密度电源架构需求。根据（热设计功耗）来标示。TDP持续增长的趋势，是加速器为实现更多运算量而设计的结果，其目的是为了以更短的时间和更低的成本完成模型训练和答案推理。随着的1400W。与此同时，单机柜功率密度正从2020年代的不到50kW，向2025年的超V100SXM232GB数据来源：SchneiderElectric数据来源：SchneiderElectric发布的白皮书《How6Current,HighPower-DensityInte强GPU来加速创新步伐。晶体管数量的增加也使得近几代GPU的热设计功耗数量、芯片尺寸和TDP分别比上一代增加了根据ittbank《全球主流算力芯片参数汇总、整理、对比》，以英伟达GPU为例，其2020年发布的A100系列GPU7nm制程，晶体管数量为542亿，芯片826mm2，晶体管密度为6600万/mm2。而v7p则采用3nm制程，2744亿晶体管，芯片面积为890mm2，晶体管面积为3.08亿/mm2。从功耗来看，A100功耗为300W，B225w，而TPUv7p功耗达959w，提升幅度中心主要用于电商与社媒平台托管、数据库管理和文件储存等，一般不需要处理复杂计算任务；AIDC主要用于深度学习、机器学习和大规模数据处理任务，如自动于主要搭载CPU的通用数据中心，AIDC普遍采用CPU+GPU形式的服务器，通过高密度的GPU部署满足高性能计算要求。因此，通用数据中心单机柜功率较低，一般在2-10kW；而AIDC单机柜功率通常在12kW以上。随着技术的升级迭代和算力需求的增加，单机柜功率将进一步提升，为供电架构带来巨大压力。根据Semianalysis数据，2024年全球数据中心新增装机约为8.8GW，其中A机为5.8GW。2024—2028年全球数增装机CAGR预计将达到35%左右。AIDC新增装机占数据中心新增装机的比例预计也将由2024年的66%增长至2028年的90%。二、AI机柜功率密度快速提升，AIDC电气架构有望向800VHVDC升级境的极高可用性，2N配电架构为最常见的供电设计方案，但随着智算中心对心重要考核指标，PUE降低意味着用更少的电力完成更多的任务，也意味着相同的率提升，电源功率密度要求大幅提升。根据Navitas的数据，2023-2025年AC/智算中心功率密度大幅提升，动态负载导致散热效率难以快速响应散热需求，冷板AI电源架构通常包含从高压到芯片的三次电压转换。根据《AILoadDynamics–A），电力传输通常流经多个级联转换阶段，每一级转换都包含独立的电感、电容及控制配，将电能输送至各个服务器机柜，是连接一次电源与二次电源的枢纽环节。从二级中压直流电，并通过电容架进行储能稳压，为下游服务器提供稳定的中压直流输模块作为三次电源，将中压直流电进一步转换为芯片、处理器等负载所需的低压直式增长。这导致单台服务器所需的功耗随时间推移持续攀升。英伟达的NVLink技术允许多个GPU通过网络互联，协同运作如同一颗大型连接方式可显著提升性能。从功耗与成本角度考量，通过铜缆实现GPU互联能获得最佳效益，但其代价是因信号完整性导致的传输距离受限。由于在有限的铜互连域内集成更多GPU可实现极致性能，最大性能实际上与最大功率密度直接挂钩。味着功耗增长不再局限于每代20%的幅度，随着NVLink互联域规模的扩大，功耗水平可轻松实现2倍、4倍甚至8倍的跃升。以从Hopper架构到GB300架构的性能跃升为例，虽然热设计功耗仅增加75%，但性能却实现了50倍的提升。这一变革同时使拓扑向更大规模互联域演进，功率密度的提升态势仍将持续。GPU每代性能提升与NVLink互联域扩增共同推动了功率需求的飙升，其增速远超前代GPU的发展轨迹。另一个关键目标在于尽可能将电源组件移出NVLink域的辐射范围——因为该区域是机柜中支撑算力性能的核心地带。功率等级的持续攀升与电源组件外移这两大趋势相互叠加，正催生对新型机柜电源架构的迫切需求。数据来源：NVIDIA官方白皮书《800VDCArchitectur数据来源：NVIDIA官方白皮书《800VDCArchitectur书《800VDCArchitectureforNext-GenerationAIInfras或480V三相交流电源系统长期以来一直支持着数据中心的发展。然而格和载流量：典型的交流电源线额定值为60A和/或更大的输入连接，占用宝贵的机架空间并使电缆管理变得复杂。产协调：管理并保护多个交流电源增加了设计复杂性，并增加了设备占地面积。随着机架级功率的上升，使用传统的交流配电会导致系统复杂性增加、组件增多以及可扩展性降低，从而提高下一代部署的资本和运营成本。在固定线规承载48A连续电流的条件下，相较于415V交流电，采用800V直流电可使相同横截面积的铜导体传输功率提升157%。北美地区常见的扩容方案是使用480V交流电，但该方案仅能提升16%的传输能力。若进一步采用1500V直流配电，相同规格导体的传输能力将VoltageWires-传输能效与散热等问题。根据CDCC2025年11月发布术白皮书(2.0)》，算力提升推动机柜的功率密度越来越高，英伟达GB200NVL72单机柜功率120kW,GB300NVL72单机柜功率132kW，未来基千瓦甚至1MW。机柜功率密度的提升给数据中心带来很多增加，以1000kW的机柜为例，如果采用三相AC380V，每相电流是151是采用PDU还是铜排给服务器供电，机柜内都没有足够的空间布置，如果采用机架功率15kW时数据中心的灰区与白区比值是1:1，那么当每机柜功率提升到60kW如果机柜功率密度继续提升，而数据中心的供电和制冷方案还不改变，那么灰区占的架构已经基本确定，各设备的效率已经接近极限，机柜功率密度提升后，传输电流更大，线路损耗也就更大，产生的热量也会更多，影响数据中心供电效率的同时径，其中DC800V或者±400V将会是《数据中心800V直流供电技术白皮书(2.0)》，随着机柜功率密度的提升，逐步提升供电电压的等级。电压提升后，电流变小，机柜内的供电布置和传输损耗等问题所以节省占地面积，进而改善数据中心的灰白区比例。提升数据中心式有两种，一是交流，二是直流。交流方式在国外已AC480V提升到三相AC600V，仍然由UPS实现。因为AC600V与AC480V相差不范，所以实现起来比较容易。但是，因为电压提升2027年普及DC800V应用，所以预测未来的国外AI市场将会以DC800V供电AC600V会在一些改造或者功率密度不是很高的中小型数据中心作为直流供电方案AC690V以上就会步入中压区，因此被采用的可能性很小。而基于直流技术的电压提升会容易很多，具有成熟的技术和设备基础，所以DC800V或者±400V将会是未的演变。根据TexasInstrume起占主导地位，其特点是中压电经变压器和UPS缓冲后，由机架内每个托盘独立良好，但难以满足更高需求；第二代“云与AI计算架构”取消了机架内独立PSU，改用集中式“电源架”并通过机架背部母线排分发50V直流电，其核心演变点在于配电损耗变得巨大；第三代“AI计算直流配电Sidecar架构”引入侧挂柜(Sidecar)将交流电转换为800VDC或±400VDC，核心演变点是高压直流配电及优势在于进一步释放IT地板空间用于计算并Infrastructure》，800VDC已成为下一代配电的最佳架构。它能够最大限度地减少计算空间内的转换和布线体积，同时最大限度地降低数据中心配电损耗和端到端转换环节。与机架内的54VDC或设业的广泛应用。这使得从电网到机架的无缝端到端集成成为可能，并实现了超过下传输功率提升157%。第二，相比多级第三，800VDC的方案尽可能将电源组件从NVLink域的物理范围内移出，减少占用机架中对性能而言价值最高的空间。数据来源：NVIDIA官网《NVIDIA800VDCArchitectureWillPo对于800VDC的实现，英伟达提出了三种具体方案，一是改造方案，使用侧置电源AC/DC电源整流器通过低压交流电来输送800VDC电力；三是未来方案，使用中压从而消除对传统低压（480VAC）层级的需求，并简化设施电源架构。 服务器机架内的组件（如交换机、电源供应器、冷却系统）转移至相邻的辅助机架中。根据施耐德电气官方公众号文章《施耐德电气引领800V直流电源架构创新实VDCsidecar架构方案，能够为高达1.2兆瓦功率密度的机柜提供电力支持，为英伟达新一代GPU以及未来迭代的加速计算基础设施发展提供强大动力。S表现；部署模块化电力变换设备；配备模块化储能模块，以支持备用供电及平滑负载控制；在线插拔功能，大幅提升安全性。路240VDC的供电方式，在正常情况下另外50%负载。当市电中断时，240V直流系统负担100%负载，考虑240V直流系统该供电架构在供电可用性不降低条件下，实现了效率提升和成本降低。峰值供电效率为98%（扣除变压器和线路损耗）*50%+98%（扣除变压器和线路）技术路线，海外大厂及产业链积极推进。根据苏州明义微电子技术有限公司官方公众号2025年12月发布文章《数据中心高压供电架适配新建AI超算中心。英伟达发布的《800V数据中心电源架构白皮书》明确已成为行业设计的核心参考，标志着数据中心电源技术从设备供应商主导转向算力核心企业主导的标准化发展阶段。英伟达作为技术推动功率密度突破10W/cm3，率先应用于下一代FuelingtheNextWaveofAIPlatforms》，传统的机架式解决方案将电源和服务器分离式的电源机架中。在数据中心采用分离式电源有几个关键原因：空间优化：分散式电源布局使整个服务器机架可用于部署AI加速器，并可扩展网络交换机以支（高压直流或HVDC单极或双极均可，从而更好地满足高功率服求。我们预期400V电源转换效率会像48V直流转换领域一样，得到升和改进。模块化设计：模块化设计支持多种并行开发。这包括配备专用电源单元线；跨机架配电至服务器机架；机架内储能；以及电源架内的交流电压分配。根据XPU.pub官网文章《Nvidia's800兼容。MountDiablo±400V直流双极设计。根据Chroma官网文章《AI服务更多机架空间，实现高密度配置与灵活电源管理。Sidec高压直流电再转换为AI服务器所需的低压直流电压，满足运算系统需求。图26：+/-400VDCpowerdelivery:AC-to-DCsidecarpowerr数据来源：谷歌官网《AIinfrastr三、板载电源：低电压大电流趋势驱动架构升级，垂直供电为核心趋势板上的负载电路附近，主要作用是电压转换。根据《低功耗、小型化点式负载电源），载电路附近，主要作用是电压转换，将一种电压转换为想要的电压，为这些负载提供所需的电源。POL电源通常包括一个DC-DC变换器和其他必要的组件，可以将较高电压的输入电源（如电池或电网电源）转换为负载所需的较低电压。POL通常用于要求高效率、快速响应和小尺寸的电路设计中，例如基于FPGA、ASIC、微控制器和其他集成电路的系统中。POL电源可以提供所需的稳定电压，以保持负载的正常运行，同时也可以在系统的动态负载变化时快速响应电压变化，从而提高整个系ElectronicTips官网文章《What’savoltageregulatormodule?》以及FlexPower压调节模块（VRM）是一种高度专业化的负载点电源），供精确且可动态调节电压（通过VID信号通信）的降压转换器。其物理形态多样，早期多以独立插入式模块形式存在，现已演进为直接布在主板上的VR(VoltageRegulator)电路，或进一步集成化块，甚至是将整个电压调节电路集成在芯片内部的IVR(Integrated主要作用是紧邻处理器以消除PCB走线电感，在数毫秒内对巨大的做出反应。VRM是POL家族中的一负载的转换器，而VRM则是其中唯一具备动态通信能力并专供高性能），理的数据量越来越大，VRM的输出功率不断提个动态负载，需要在运行模式和睡眠模式之间频繁地进行切换，因此对VRM的动态性能要求很高，电流变化率甚至超过2A/ns。这些技术指标都给电压调节模块的设从而难以在性能极限下实现高效供电。根据VICOR官网《Verticalpowerdeliveryenablescutting-edgeproces的功耗持续上升，而核心电压却在下降。这些发展趋势给电源系统设计带来挑战，需要应对不断增加的电源分配网络(PDN)阻抗压降、高电流低电压处理器电源引脚上的电压梯度、瞬态性能指标以及功率损耗等问题。根据VICOR官网文章电阻是有限的。处理器电流的增加会使损耗按电流的平方成正比增加，从而降低效率并显著增加处理器散热系统的发热量。其次，PDN上的电压降与电流的增加成正比。随着核心电压的降低，这种电压降对处理器性能的影响尤为显著。这意味着即使电压调节器(VR)紧邻封装边缘，高电流仍然需要经过相当长的距离才能到达核Module?》，构建分立电源需要多个外部元器件，包括：PWM控制器、开关功率MOSFET管、输入电容、输出电容以及功率电感。上述所有元器件均需根据不同设计进行选型。例如，若一个系统包含20条不同的电源轨，就必须为每一路设计单独完成这些元器件的选型工作，这使得电源子系统的设计极具挑战性。计相比分立方案在性能和设计上具有诸多优势。根据Vicor官方白皮书《Optimizinghigh-densitypowerdesign:modularvs.discrete》，在评估使电源方案时，采用外购的电源模块相比自研的分立方案在性能和设计上具有诸多优其设计周期比分立方案缩短了高达50%。除了物理优势外，模块统一的平面封装结的轮廓会诱发湍流并导致局部发热。最终，由于模块的连接点远少于分立设计，其数据来源：Vicor官方白皮书《Optimizi高低模块化设计便于灵活增减规模数据来源：Vicor官方白皮书《Optimizinghigh-dens的高密度电源设计》（无锡华润微电子有限公司，2025），驱动电源管理器件模组装产品的1/4，其功率密度是分立MOSFET的3倍。根据MPS官网文章步降压转换器性能的一个主要问题是功率级中不可避免地存在互连电感和电阻。它们大多是由键合线、封装引脚以及连接不同分立器件封装所需的最小走线引起的，DrMOS通过将功率传输电路和驱动器集成在同一个封装中，消除了大部分这些不需要的寄生参数。MPS的AI电源方案采用创新设计，体量更紧凑，配电损耗更机柜范围内的计算能力得以提升。相比竞争对手的方案，MPS的功率转换技术在主板上占用的空间更小，这样所有处理器能更紧密地结合为一体，在更小的空间内实展现了高度集成的数字多相电源模块。MPS专注改善数据中心的功率密度，因为数据中心面临着人工智能等新计算应用的更大功率需求。以创新手段提升功率密度意味着减小配电损耗，从而降低数据中心的总运营成本、单次计算输出的总成本以及碳排放。而机柜数量减少后，数据中心的物理占用空间也能最大限度地缩减。的最新产品，它将DrMOS、电感和其他无源元件集成到单个封装中，不MPS功率模块通过高度集成功率级、控制环路及被动元件，结合其专利的设计流程并加速了产品上市。根据MPS《RevolutionizingPowerSupplies:TheMPS功率模块提供了无与伦比的功率密度。转换器专利的MeshConnect直接放置在导线架上，提升了热散逸、更高的可靠性和更低的压器。这使得工程师能够专注于系统更高级的部分，而不必花时间在离散元件的选无需对单个元件进行大量测试和验证。这加快了电子产品的上市时间。多输出电源模块如MPM38111可用来提高功率密度。通过提供两个或更多独立控制的输出（例计流程外，MPS电源模块还提供了紧凑且占地更小的解决方案，相较于分立式替代电源模块的高度集成显著缩小了开关节点和加热环路面积，从而降低了电磁干扰（EMI确保系统更易满足兼容性标准并提升运行稳健性。根据MPS将整个变换器集成到单一封装中，固有地导致开关节点更小，从而减少电磁干扰EMI设计确保在各种环境中的可靠运行。数据来源：MPS《RevolutionizingPowerSuppli积的功率密度接近1A/mm2（准确来说是0.87A/mm片相匹配，旨在减少直流和交流损耗。将这两个电路元件与高性能、高电导率的源模块有屏蔽保护。这不仅是屏蔽式电感器。整个裸片、电感器和开关节点都封闭数据来源：德州仪器《MagPack™技术：新款电源模块的四通过将PoL转换器更靠近处理器以减小电电源平面面积和厚度以及温度成正比。铜PCB电源平面的电阻通过公式进行概念越认识到这一点。PCB电源平面面积作为减少整体加速器模块（AM）功耗的重要Accelerators》，当前GPU供电方案主要有离散式、横向模块化、背板模块化及垂直模块化四种形式，通过三维空间上的集成与堆叠，优化电流传输路径，体布局紧凑。其采用了TLVR（Tran种改进的耦合电感设计，能优化瞬态响应。该模块代表了从离散器件走向集成的第一步，虽然在功率密度和电流上限上不是最高，但验证了集成化、模块化设计的可行性。将功率级、电感和电容集成在单一封装内，可更靠近处理器供电。性能边界提升至1100-1350A。）：这种设计不仅缩短了内部互联长度，降低了寄生参数，更重要的是为热量从芯接向下传导至冷板创造了更优路径，从而同时实现了功率密度与散热能力的提升。将模块移至主板背面，进一步缩短高电流路径。性能边界提升至1500-2000A。）：ofAI:HighPowerDensitySolutionsfor供应与去耦电容的紧凑布局。根据《High-current-density），0.7伏，只能容忍±5%左右的过冲和欠冲。件任务相关），导致电流随时间变化率（dI/dt）极高，达到每微秒高。这种高动态范围要求PoL电源传输解决方案具有峰值到2毫秒）约为连续直流电流水平的两倍要求、dI/dt以及标称工作电压上下方的瞬态电压限制方面存在约束近复杂芯片组封装的电源和接地微球，因此会求。根据VICOR官网《Verticalpowerdeprocessing》，FPA架构是Vicor所有方案(LateralPowerDelivery,LPD)：将器的南北侧或东西侧基板上。虽然比传统方案进步，但电流仍需通过PCB横向流动，PDN阻抗仍会产生显著损耗；横向-垂直混合供电Delivery)：这是一种过渡架构。大约70%的功率通输，剩余30%通过处理器底部的电流电(VerticalPowerD心电压下提供高电流的终极方式。在这种情况下，电流倍增器和旁路电容叠加形成集成电源模块（齿轮电流倍增器），可通过置换旁通电容组直接安装方。VicorGCM是定制的器件，将当前倍从处理器外围的高速信号布线。CPO（共封装光学、网络处理器）和高速信号），旁路电容的空间竞争并降低PCB损耗。根据《H横向放置迁移到处理器下垂直放置，降低了PDN阻抗六倍。《High-current-densitypowermodulesmitigatetheenvironmentalimpactof），也必须有利于大批量合同制造环境。模块封装必须具备良好的热性能，以简化VPD的热管理方案。材料科学和磁学的热阻和良好的表面贴装能力。3Di封装在机械上非常坚固，具有高度共面性3Di封装的镀层有助于减少辐射电磁干扰（EMI）。随着未来ge变得更加复杂，单个封装中集成堆叠芯片和多处理器芯片阵列，连续工作电流水平过极大地缩短路径长度来显著降低PDN损耗与阻抗。根据MPS官网《48V节器与负载点之间的距离成为PDN损耗的一个重要因素。电压调节器放置在主板底部处理器下方的方法。这可使PDN损耗显著降低（超过10倍）。根据AnalogDevices官网文章《ImpactsofTransientsonAIAccelerator流供电。传统的横向供电方式无法实现这一目标。垂直电源传输将功率稳压器直接移动并重新定位到处理器下方，消除了PCB上可能存在的所有损耗。该结构包括供电。换句话说，电流传输从xPUBGA阵列下方垂度的垂直路径，显著降低阻抗并消除损耗。心率曲线通常优于12V系统。这是因为更高的输入电压意味着在传输相同功率时，输此，引入了垂直供电（VPD）方案，其核心思想是通过垂直互连直接将电力输送至ASIC下方，从而缩短电流路径，从根本上减少PDN损耗、提升电源完整性和功Board）的顶部，而VPD供电模块则安装在载板的正下方直互连结构（如铜柱、硅通孔TSV或高密度连接器）直接相连上，供电在下”的堆叠结构是缩短供电路径根据VICOR官网文章《PoweringclusteredAIprocessors》，对于大型阵列，集群处理器阵列的横向供电几乎是不可能的。集群处理器供电的更好解决方案是垂直供通过主板的距离，显著减少了PDN损耗。根AI:HighPowerDensitySolutionsforAIAccelera压调节模块（VRM）重新布置在处理器下方，此举能显著电模块，其采用四相设计（可支持多达两个独立输出将功率密度大幅提升至这对于稳定高频、大电流的电源输出至关重要。针对AI集群超高电流需求导致的传输阻抗损耗问题，Vicor推出了由PRM调节器和直达负载供电。根据Vicor《PoweringclusteredAIprocessors》，随着当前水平接器卡也会面临显著的PCB或基板阻抗损耗带来的电源传输挑战。Vicor上方安装PRM调节器，为每个处理器提供完全调节的48V至负载解决方案，即在VR板中使用的盲孔/埋孔工艺具有一定通用性，能促进VPD的发展。根据《A成计算系统，对所研制的VPD样机进行了一系列的性能测试，静态输出和瞬态响应的峰值效率和在250A时88.4%的满载效率，优于大多数以前的48-1V转换器。通过优化集成电感可以进一步提高效率。这验证了VPD电路通用性，使得功率转换器可以直接组装在芯片背面，实现了效率的可扩展性，这些结果将有助于VPD在高性能计算系统中的实际应用。ASICs》论文，该垂直供电方案（VPWR）旨在应对机器学习应用增长所带来的定电流。在实现方式上，该方案遵循两级架构，第一级为固定比例、的高密度高效转换器，将48V托盘输入电源转换为中间总线电压；第二级为多块，直接在ASIC正下方的系统板背面进行表面贴装，模块内部构造包电感器的“功率板”以及吸收了去耦电容的“电容板”，两者键合后通过焊球阵列集成到系统板。在性能表现上，该方案消除了传统横向设计中的“最后一公里”功），率。《VerticalPowerDeliver），显著缩短了单个VR到POL的高电流路径。这种设计有效缓解了VR和水平封装互连组件中的传导损耗，最终实现更高的系统级持功率IC。这导致更大的占位面积、更复杂的设计，系统电源效率差、响应时间不足，以及精度低于预期。EmpowerIVR架构的复杂性，从而提高了系统的可靠性，并缩短了开发周期。统电源转换器无法达到的水平，传统电源转换器在其PDN中浪款IVR表现出更高的瞬态精度，具将消除传统电源转换器中可能出现的多余电压和浪费的功率，从而实现高达50%的节能。心），140MHz、最多可达16相的同步多相降压转电感，利用封装底部的封装走线实现。电容方面，采用高密度MIM（金属-绝缘体-寿命提升了50%或更多，同时实现了两倍以上的峰值功率输出。但该方案在热管理方面存在弊端：FIVR消耗的功率以热量的形式呈现在微处理器芯片调节器（VR）的热量散发到别处的母板VR方案相比，这增加了微需求；在高温下，CMOS的开关损耗和导通损耗会增加，从而率，这产生了一个必须由电源管理单元进行管理的发工作负载可用的峰值功率翻了一倍多，但这些突发期间在芯片上产生的集中热英特尔在其最新的代工架构中采用CoaxMIL技术将磁性电感嵌入基板，以实现IVRprocessandpackagingtechnologies》，最初，英特尔处理器依赖于主板电压调节间，并带来了电池续航和峰值功率提升等优势。在后续的技术节点中，英特尔不断尔18A制程的逻辑芯片模块采用PowerVia背面电源供电技术，大幅缩短电源路径、种架构能够最大限度地减少快速瞬态过程中的电感突降，有助于在突发式AI负载期间维持频率稳定。OmniMIM电容还能数据来源：IntelFoundry《Accelerat满足严苛要求，AI电源时代下PCB有望迎来高功率、高密度、高可靠革命。现代电子系统，尤其是AI服务器和数据中心，其电源架构呈现出清晰的层级化：主电源的功率在不断提升，例如一个3000W的AC/DC电源PCB已能通过选择性凸铜等新技术承载超过100A的电流，但其尺寸、层叠和构造并未发生根本性改变。中富PCB在传统应用领域，通过材料与工艺的持续优化，不在此领域的技术特征尤为突出：12-30层、3-5mm厚度、4-5盎司的重铜技术，结合HDI，构成了标准化模块。这种设计旨在实现高电流分配和系的稳定供电，是中富PCB为现代高性能计算和通信设备提供的核心产品之（3）三级电源：这是最贴近芯片的“毛细血管”，14-18层电路，功率高达800W。这得益于中富PCB在嵌入式、HDI和3D结构等先进技术上的深厚积累，代表了PCB微型化的最高水平，也是中富Introduction》，嵌入式电感PCB已成为实现高功率密度多相电源电源PCB技术的未来演进路线图。其核心是从“二维平面”走向“三维立体”，从“元件搭载”走向“系统集成”。技术路径将从标准技术，发展到嵌入式无源/元件，最终实现3D与封装级集成。铜厚将飙升至500微米，介质厚度将缩减至30微米。这预示着未来的电源PCB将不再仅仅是一块承载元件的“板子”，而是一个集和提升电气性能的需求。Zuken官网2025年1月23日发布的文章《OptimizingPCB集成到PCB或芯片封装中，以满足对微型化和提升电气性能的需求。该技术于极薄的层厚和高介电常数。这些材料旨在分离PCB叠加中的电源层和接地层，从而在PCB叠加中提供一定的电容。这些材料的主要功能是为PDN数据来源：Altium官网文章《EmbeddedCa《DevelopmentandApplications的元件。它通常以板之间的静电场形式储存能量。将分立电容从表面移除并直接嵌入基板中，可以实现体积和重量的缩小，同时提升低漏电流和良好的稳定性。根据PCBONLINE官网2026年1月22日推送文章《InductorDesignandSelectiononPCBs》，（PCB）上的电感已从简单的储能元件演变为决定系统性能的关键元密度和开关频率的持续增加，电感在能量转换效率、电磁干扰控制和信号完整性保持中发挥着不可替代的作用。从消费电子到汽车系统，从数据中心到通信基础设施，电感器的正确选择和布置直接决定了最终产品的可靠性和性能。,嵌磁芯电感研究及应用》（电子科技大学，2021度也有0.4mm左右，相比同样是无源器件的电容厚了十几倍，而使片上电感和PCB埋嵌电感能达到传统分立式电感提供相近效果的电压调节，使小型化和模块化，同时减少由于电阻造成的损失，并使电源管理回路具有更好的系统完整性，是重要的发展目标。但是芯片级封装电感给芯片本身高集成度、高可靠性、高频适用性的发行业趋势和市场压力正迫使芯片制造厂商减少封装空间，留给芯片级嵌入式电感器发展突破口。有源器件和无源器件逐步从表面焊接贴装向板内埋嵌发展的过程，得益于此器件集成密度大大提升、器件互连距离减少，由此带来的损耗也降低。制电路板埋嵌磁芯电感研究及应用》（电子科技大学，202括在微处理器硅基上直接集成、在封装基板上集成以及在硅中介层(SilicInterposer)集成等三大技术。硅基上埋嵌磁芯电感间的限制，其功能值较小。在硅中介层上制作磁芯电感具有明显的优充分利用硅中介层的面积，而且实现了磁芯电感的制作，但是随好的选择。不过，对于在印制电路板上集成磁芯电感日前仍面临较多难题，特别是批量制作的难题。2021为提升PCB埋嵌电感的性能，需要在电感磁性材料必须是制造过程连续、可自动化且与PCB工艺兼容，且材料需要能够承受嵌入过程中的机械应力和PCB制造过程中的的回流温度，各部分的热膨胀系数(CTE)不匹配会导致器件无法正常工作，而磁性材料和PCB内配会增加元件的应力导致在使用时失效。部分铁氧体软磁材的使用较为广泛，而PCB埋嵌电感所使用的磁芯材强度、适当的磁场各向异性、高电阻率、一定厚度、与P），芯内的空腔内的方法。这些空腔是利用机械铣削或激光切割等技术在FR4PCB芯板上制成的。随后，在热辅助压制工艺中，将半固化片（pr在PCB芯板和嵌入的磁性材料上，此时树脂会填充待嵌入部件周磁性材料的位置。对于磁芯而言，可以通过结构化和接触工艺在嵌入式磁芯周围实了更小尺寸下更强大的系统功能与信号效率。根据AT板，是在微型化领域历经多年研发工作的结晶。通过将元器件“埋置”在电路板内部，开创了第三维功能层面：电路板内部如今也可用于布置元器件，而非仅局限于到消费电子等各类高科技领域。嵌入式元器件封装技术（ECPÆ)的优势：对集成元器件提供优异防护，且散热性能良好，因此可靠性极高；超薄外形可高效散发余热，这在众多电力电子控制应用中至关重要；微型化水平无可比拟，可实现全新、SLP能够搭载更多功能模块从而提高系统集成度。根据elepcb官网文章技术为PCB制造领域带来了显著优势与超预期的性能表现，核心亮点如下：线宽其面积和厚度均实现大幅缩减——厚度约减少30%，面积约减少50%。这为电可适配系统级封装（SIP）技术，能够搭载更多功能模块。系统级封装（SIP）技术的布线密度。更短的信号传输路径有效降低了信号延迟、提升了传输速率，同时还能优化设备的热管理效率、降低功耗。mSAP技术将微电子领域的微型化发展推向了全新高度。根据AT&S官网文章层蚀刻出导电线路的做法，转而仅在印刷电路板或基板的实际需要位置沉积导电材电线路间的间距更小。凭借该技术的应用，作为全球领先的PCB制造商，奥特斯（AT&S）正持