数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第7讲-编码器设计_第1页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第7讲-编码器设计_第2页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第7讲-编码器设计_第3页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第7讲-编码器设计_第4页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第7讲-编码器设计_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第7讲-编码器设计1数字电路的FPGA设计与实现——基于QuartusPrime和VerilogHDLFPGADesignandImplementationofDigitalCircuits——BasedonQuartusPrimeandVerilogHDL实验原理ExperimentalPrinciples“7.12MSI74148编码器3

MSI74148真值表4

输入输出1××××××××11111011111111111010×××××××0000100××××××01100100×××××011010100××××0111110100×××01111001100××011111101100×01111110111000111111111110MSI74148与外部电路连接图5

下图为MSI74148与外部电路连接图，其中，输入端I0～I7、ST使用拨动开关SW0～SW8来控制输入电平的高低，对应EP4CE15F23C8N芯片引脚依次为W7、Y8、W10、V11、U12、R12、T12、T11、U11，输出端YEX、YS、Y2～Y0使用LED4～LED0表示，点亮为高电平，熄灭为低电平，对应EP4CE15F23C8N芯片引脚依次为P4、V4、U7、W6、Y4。实验步骤ExperimentalProcedure“7.26实验步骤7步骤1：新建原理图工程步骤2：新建并完善MSI74148_top.bdf文件步骤3：添加仿真文件步骤4：引脚约束步骤5：新建HDL工程步骤6：完善MSI74148.v文件仿真波形8本章任务ChapterTask“7.39本章任务10

本章习题ChapterExercises“7.411本章习题12

1.

使用VerilogHDL设计8线-3线优先编码器时，能否使用case语句代替if-else语句？2.分析case、casex、ca

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论