数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第16讲-移位寄存器设计_第1页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第16讲-移位寄存器设计_第2页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第16讲-移位寄存器设计_第3页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第16讲-移位寄存器设计_第4页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第16讲-移位寄存器设计_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第16讲-移位寄存器设计1数字电路的FPGA设计与实现——基于QuartusPrime和VerilogHDLFPGADesignandImplementationofDigitalCircuits——BasedonQuartusPrimeandVerilogHDL实验原理ExperimentalPrinciples“16.12MSI74194四位双向移位寄存器

3MSI74194功能表4输入输出工作模式0×××××××0000异步清零100↑××××保持101↑××××右移110↑××××左移111↑并行输入MSI74194与外部电路连接图5MSI74194与外部电路的连接图如右图所示，其中，D0～D3、SR、SL、S0、S1、CLR使用拨动开关SW0～SW8来控制电平高低，对应EP4CE15F23C8N芯片引脚分别为W7、Y8、W10、V11、U12、R12、T12、T11、U11，时钟输入CLK连接到Clock分频模块的1Hz输出端，Clock分频模块的输入与50MHz有源晶振的输出相连，对应引脚为T1，输出Q0～Q3使用LED0～LED3来表示，对应EP4CE15F23C8N芯片引脚依次为Y4、W6、U7、V4。实验步骤ExperimentalProcedure“16.26实验步骤7步骤1：新建原理图工程步骤2：完善MSI74194_top.bdf文件步骤3：添加仿真文件步骤4：引脚约束步骤5：新建HDL工程步骤6：完善MSI74194.v文件仿真波形8本章任务ChapterTask“16.39本章任务10任务1：使用Quartus集成开发环境，基于原理图，用MSI74194和必要的门电路构造一个状态图如左图所示的八进制扭环形计数器，进行仿真并将其下载到FPGA高级开发系统进行板级验证。然后，再使用VHDL实现该八进制扭环形计数器，按照同样的流程进行仿真和板级验证。任务2：使用Quartus集成开发环境，基于原理图，用MSI74194和必要的门电路构造一个状态图如右图所示的七进制变形扭环形计数器，进行仿真并将其下载到FPGA高级开发系统进行板级验证。然后，再使用VHDL实现该七进制变形扭环形计数器，按照同样的流程进行仿真和板级验证。任务1状态转化图任务2状态转换图本章习题ChapterExercises“16.411本章习题12

1.使用VerilogHDL设计8位双向移位寄存器，并用该移位寄存器完成8位流水灯控制电路设计

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论