海洋大学计算机科学与技术专业《计算机组成原理》期末试卷及答案

海洋大学计算机科学与技术专业《计算机组成原理》期末试卷及答案试卷（A卷）考试时间：120分钟总分：100分姓名：________学号：________班级：________说明：1.本试卷适用于计算机科学与技术专业本科阶段《计算机组成原理》课程期末考核，侧重考查核心概念、基础理论及应用能力；2.答题需字迹清晰、步骤规范，计算题需写出详细解题过程，否则酌情扣分；3.所有答案写在答题纸上，写在试卷上无效。一、选择题（每题2分，共20分）冯·诺依曼型计算机的核心工作原理是（）

A.二进制运算B.存储程序与程序控制C.并行处理D.流水线执行

下列寻址方式中，不需要访问主存就能获取操作数的是（）

A.直接寻址B.立即寻址C.间接寻址D.变址寻址IEEE754单精度浮点数（32位）的存储格式中，阶码采用的编码方式是（）

A.原码B.补码C.移码D.反码

Cache与主存之间的映射方式中，兼顾速度与灵活性的是（）

A.直接映射B.全相联映射C.组相联映射D.随机映射

CPU中，负责对指令进行译码并产生控制信号的部件是（）

A.运算器B.控制器C.程序计数器（PC）D.累加器（AC）

下列I/O控制方式中，CPU干预最少的是（）

A.程序查询方式B.程序中断方式C.DMA方式D.通道方式

微程序控制器中，微指令的执行顺序由（）决定

A.操作码B.微地址C.程序计数器D.地址总线

某计算机时钟频率为3GHz，CPI为2，则其MIPS速率为（）

A.1500B.3000C.6000D.15000

虚拟存储器的核心作用是（）

A.提高主存存取速度B.扩大程序可用地址空间C.减少CPU与主存的通信延迟D.提高磁盘利用率

总线的基本功能不包括（）

A.数据传输B.地址传输C.控制信号传输D.存储数据

二、填空题（每空1分，共20分）计算机硬件系统由运算器、________、存储器、输入设备和________五大基本部件组成。指令格式通常包含________字段和________字段两个核心部分。主存储器的容量单位中，1KB=________B，1GB=________B。存储系统的层次结构从高到低依次为：寄存器、________、主存、________。浮点数由________和________两部分组成，规格化的目的是提高数据表示精度。DMA方式下，数据在________和________之间直接传输，无需CPU干预。指令周期是指________的时间，机器周期是指________的时间。总线仲裁的三种主要方式为：链式查询、________和________。硬布线控制器的优点是________，缺点是灵活性差、修改困难。三、名词解释（每题3分，共15分）局部性原理指令流水线组相联映射中断响应机器字长四、简答题（每题5分，共20分）简述硬布线控制器与微程序控制器的优缺点对比。说明Cache的写通策略与写回策略的区别及适用场景。简述DMA方式的基本工作过程。什么是指令字长、机器字长和存储字长？三者之间有何关系？五、计算题（每题7分，共14分）某计算机主存容量为32MB，Cache容量为16KB，每字块包含16个字，每字32位。采用4路组相联映射方式，计算主存地址字段中标记位、组号、块内地址的位数。某磁盘存储器转速为6000r/min，每道容量为20480B，共有8个记录面，300个磁道。计算：（1）磁盘总容量；（2）平均等待时间；（3）数据传输率。六、综合题（11分）某指令流水线分为取指（IF）、译码（ID）、执行（EX）、回写（WB）4个过程段，每个过程段的时钟周期均为100ns。现有12条指令连续进入流水线执行，要求：画出该流水线的时空图（文字描述即可）；计算流水线的实际吞吐率（TP）；计算流水线的加速比（S）；简要说明影响流水线性能的主要因素。参考答案一、选择题（每题2分，共20分）B2.B3.C4.C5.B6.D7.B8.A9.B10.D二、填空题（每空1分，共20分）控制器；输出设备操作码；地址码2¹⁰（1024）；2³⁰（1073741824）Cache；辅存（磁盘）阶码；尾数主存（内存）；I/O设备完成一条指令执行；完成一个基本机器操作计数器定时查询；独立请求执行速度快三、名词解释（每题3分，共15分）局部性原理：程序执行时，对指令和数据的访问在时间和空间上呈现出局部性特征（1分），包括时间局部性（近期访问过的信息可能再次被访问）和空间局部性（相邻地址的信息可能被连续访问）（2分）。指令流水线：将一条指令的执行过程分解为多个独立的子过程（如取指、译码、执行、回写）（1分），让多个指令在不同的子过程段并行执行（1分），从而提高指令执行效率（1分）。组相联映射：将Cache划分为若干个组（1分），主存块先映射到Cache的某一组，组内采用全相联映射（1分），兼顾直接映射的速度和全相联映射的灵活性（1分）。中断响应：当CPU收到I/O设备的中断请求，且满足中断响应条件时（1分），暂停当前正在执行的程序，保存程序断点和现场信息（1分），转去执行中断服务程序的过程（1分）。机器字长：CPU一次能并行处理的二进制数据的位数（1分），通常与CPU内部寄存器的位数、运算器的位数一致（1分），决定了CPU的运算精度和处理能力（1分）。四、简答题（每题5分，共20分）硬布线控制器：优点是执行速度快、效率高（2分）；缺点是结构复杂、设计难度大，修改和维护困难，灵活性差（3分）。

微程序控制器：优点是结构规整、设计简单，修改和维护方便，灵活性强（2分）；缺点是执行速度较慢，需额外占用存储资源（3分）。区别：写通策略：写操作时，同时更新Cache和主存，确保主存与Cache数据一致（1分）；写回策略：写操作时，仅更新Cache，仅当Cache块被替换时，才将修改后的数据写回主存（1分）。

适用场景：写通策略实现简单，适合小容量Cache（1.5分）；写回策略访存开销小，效率高，适合大容量Cache（1.5分）。DMA方式基本工作过程：①初始化（CPU设置DMA控制器，确定主存地址、传输字节数、传输方向）（1分）；②DMA请求（I/O设备向DMA控制器发送数据传输请求）（1分）；③DMA响应（DMA控制器获得总线控制权，通知CPU暂停干预）（1分）；④数据传输（DMA控制器控制数据在主存与I/O设备间直接传输）（1分）；⑤传输结束（DMA释放总线，向CPU发送中断请求，CPU恢复正常工作）（1分）。定义：指令字长是一条指令的二进制位数（1分）；机器字长是CPU一次能处理的二进制位数（1分）；存储字长是一个存储单元的二进制位数（1分）。

关系：机器字长≥指令字长，确保CPU能一次性读取一条指令（1分）；存储字长可与机器字长相等，也可为其整数倍，方便存储和读取数据（1分）。五、计算题（每题7分，共14分）解：①主存容量32MB=2²⁵B，主存地址位数为25位（1分）；

②Cache容量16KB=2¹⁴B，每字块大小=16字×32位=16×4B=64B=2⁶B（2分）；

③4路组相联，每组块数=4，Cache组数=Cache容量÷（每组块数×每块大小）=2¹⁴÷（4×2⁶）=2⁶组，组号位数=6位（2分）；

④块内地址位数=log₂(每块大小)=6位（1分）；

⑤标记位位数=主存地址位数-组号位数-块内地址位数=25-6-6=13位（1分）。

答：标记位13位，组号6位，块内地址6位。解：①转速=6000r/min=100r/s，旋转周期=1/100=0.01s（1分）；

②磁盘总容量=每道容量×磁道数×记录面数=20480B×300×8=49152000B=46.875MB（2分）；

③平均等待时间=旋转周期÷2=0.01÷2=0.005s=5ms（2分）；

④数据传输率=转速×每道容量=100×20480B/s=2048000B/s=2000KB/s（2分）。

答：（1）磁盘总容量46.875MB；（2）平均等待时间5ms；（3）数据传输率2000KB/s。六、综合题（11分）时空图（文字描述）：

时钟周期：123456789101112131415

指令1：IFIDEXWB

指令2：IFIDEXWB

指令3：IFIDEXWB

指令4：IFIDEXWB

指令5：IFIDEXWB

指令6：IFIDEXWB

指令7：IFIDEXWB

指令8：IFIDEXWB

指令9：IFIDEXWB

指令10：IFIDEXWB

指令11：IFIDEXWB

指令12：IFIDEXWB（3分）实际吞吐率TP=指令数÷总时间（1分）；

总时间=（流水线级数+指令数-1）×时钟周期=（4+12-1）×100ns=1500ns（1分）；

TP=12÷1500ns=8×10⁶条/s（1分）。加速比S=非流水线总时间÷流水线总时间（1分）；

非流水线总时间=指令