第三章-存储系统和SRAM电子教案

第三章(1)存储系统和SRAM(1)课程教学要求本章内容：

3.1存储器概述

3.2

SRAM存储器3.3

DRAM存储器

3.4只读存储器和闪速存储器

3.5并行存储器

3.6cache存储器本章小结3.1存储器概述

3.1.1存储器分类3.1.2存储器的分级结构3.1.3存储器的技术指标存储器概述存储器操作①输入设备输入程序和数据②CPU读取指令③CPU执行指令时需读取操作数④CPU将处理的结果存入存储器⑤输出设备输出结果

存储器写操作存储器读操作存储器写操作存储器读操作存储器读操作存储器功能·具有稳定的记忆能力；

·能快速完成读/写操作。

存储器是计算机系统中的记忆设备，用来存放程序和数据。

构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法:

存储器分类3.1.1存储器分类

半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。★按存储介质分

★按存储方式分

随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。

顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。存储器分类

只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。★按存储内容可变性分

★按信息易失性分易失性存储器：断电后信息即消失的存储器。非易失性存储器：断电后仍能保存信息的存储器。★按在计算机系统中的作用分

根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。存储器分类

为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾,目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

（演示）

CPU能直接访问的存储器成为内存储器，它包括高速缓冲存储器和主存储器。

CPU不能直接访问外存储器，外存储器的信息必须调入内存储器后才能为CPU进行处理。存储器的分级结构3.1.2存储器的分级结构表3.1存储器的用途和特点名称

简称

用途

特点

高速缓冲存储器Cache

高速存取指令和数据

存取速度快，但存储容量小主存储器

主存

存放计算机运行期间的大量程序和数据存取速度较快，存储容量不大

外存储器

外存

存放系统程序和大型数据文件及数据库存储容量大，位成本低

存储器的分级结构

主存储器的性能指标主要是：存储容量、存取时间、存储周期和存储器带宽。字存储单元即存放一个机器字的存储单元，相应的地址称为字地址。一个机器字可以包含数个字节，所以一个存储单元也可包含数个能够单独编址的字节地址。下面列出主存储器的主要几项技术指标：3.1.3主存储器的技术指标

存储器的技术指标按字寻址按字节寻址表3.2主存储器的主要几项技术指标指标

含义

表现

单位

存储容量在一个存储器中可以容纳的存储单元总数

存储空间的大小

字数，字节数

存取时间启动到完成一次存储器操作所经历的时间主存的速度

ｎｓ

存储周期连续启动两次操作所需间隔的最小时间

主存的速度

ｎｓ

存储器带宽单位时间里存储器所存取的信息量,

数据传输速率技术指标位/秒，字节/秒存储器的技术指标3.2.1基本的静态存储元阵列3.2.2基本的SRAM逻辑结构3.2.3读/写周期波形图随机读写存储器3.2SRAM存储器

目前广泛使用的内部存储器是半导体存储器。根据存储信息的原理不同，又分为静态读写存储器（SRAM）和动态读写存储器（DRAM）。SRAM的优点是存取速度快，但存储容量不如DRAM大。1、存储元

SRAM中,用一个锁存器(触发器)作为存储元。只要直流供电电源一直加在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。如果电源断电，那么存储的数据(1或0)就会丢失。2、三组信号线 地址线

数据线

控制线

SRAM存储器3.2.1基本的静态存储元阵列决定存储器容量指定存储器字长指定读写操作（R/W）位方向字方向（由地址线数目决定）由数据线数目决定SRAM存储器

A1A0译码器3.SRAM存储器芯片实例SRAM存储器 Intel2114是单片1K×4位（即有1K个字，每个字4位）的静态存储器（SRAM），它是双列直插18脚封装器件，采用5V供电，与TTL电平完全兼容。

SRAM存储器的组成框图请看CAI演示。

下面我们对此SRAM存储器的组成做一下具体介绍：

存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。

地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式：

单译码：一个地址译码器，适用于小容量存储器；

双译码：X向和Y向两个译码器，适用于大容量存储器。2.SRAM存储器的组成SRAM存储器

一个采用双译码结构的4096×1的存储单元矩阵，其译码过程：

已知：4096=212，

共需要12位地址线。

（1）若采用单译码法产生地址译码，则地址译码器输出为4096根线，用以选择4096个存储单元。

（2）若采用双地址译码法，将12位地址分为X、Y两组，每组6位。

即：

4096=212=26×26=64×64。

这样，利用X译码器输出与Y译码器输出的交叉选择，同样可以确定出4096个存储单元。而两个译码器的输出，总共仅有：

64+64=128根线。（显然大大减少了线数！）[例]：SRAM存储器

计算机是一个有严格时序控制要求的机器。在与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。

注意:读出时间与读周期是两个不同的概念。

读出时间：是指从CPU给出有效地址开始，到外部数据总线上稳定地出现所读出的数据信息所经历

的时间。

读周期时间：则是指对存储片进行两次连续读操作时所必须间隔的时间。

显然总有：读周期时间>或=读出时间3.存储器的读、写周期SRAM存储器

下图是某SRAM的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时（写有效）,存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。【例1】SRAM存储器

写入存储器的时序信号必须同步。通常，当R/W线为有效信号时，地址线和数据线的电平必须是稳定的。当R/W线达到低电平时，数据立即被存储。因此，当R/W线处于